- 您现在的位置：买卖IC网 > PDF目录1917 > DSP56852VFE (Freescale Semiconductor)IC DSP 16BIT 120MHZ 81-MAPBGA PDF资料下载
参数资料
| 型号： | DSP56852VFE |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 3/48页 |
| 文件大小： | 0K |
| 描述： | IC DSP 16BIT 120MHZ 81-MAPBGA |
| 标准包装： | 348 |
| 系列： | 568xx |
| 核心处理器： | 56800E |
| 芯体尺寸： | 16-位 |
| 速度： | 120MHz |
| 连通性： | EBI/EMI，SCI，SPI，SSI |
| 外围设备： | POR，WDT |
| 输入/输出数： | 11 |
| 程序存储器容量： | 12KB（6K x 16） |
| 程序存储器类型： | SRAM |
| RAM 容量： | 4K x 16 |
| 电压 - 电源 (Vcc/Vdd)： | 1.8 V ~ 3.3 V |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 81-LFBGA |
| 包装： | 托盘 |
第1页第2页当前第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
Introduction
56852 Technical Data, Rev. 8
Freescale Semiconductor
11
D3
CS1
GPIOA1
Output
Input/Output
Chip Select 1 (CS1) —When enabled, a CSx signal is asserted for
external memory accesses that fall within a programmable address
range.
Port A GPIO (1) —A general purpose IO pin.
C3
CS2
GPIOA2
Output
Input/Output
Chip Select 2 (CS2)—When enabled, a CSx signal is asserted for
external memory accesses that fall within a programmable address
range.
Port A GPIO (2) —A general purpose IO pin.
G7
D0
Input/Output
Data Bus (D0–D12) —specify the data for external program or data
memory accesses. D0–D15 are tri-stated when the external bus is inactive.
H7
D1
H8
D2
G8
D3
H9
D4
F8
D5
F7
D6
G6
D7
E8
D8
E7
D9
E6
D10
D8
D11
D7
D12
D9
D13
MODE A
Input/Output
Data Bus (D13–D15) — specify the data for external program or data
memory accesses. D0–D15 are tri-stated when the external bus is inactive.
Mode Select—During the bootstrap process the MODE A, MODE B,
and MODE C pins select one of the eight bootstrap modes. These pins
are sampled at the end of reset.
Note: Any time POR and EXTERNAL resets are active, the state of
MODE A, B and C pins get asynchronously transferred to the SIM
Control Register [14:12] ($1FFF08) respectively. These bits determine
the mode in which the part will boot up.
Note: Software and COP resets do not update the SIM Control
Register.
C8
D14
MODE B
A9
D15
MODE C
E2
RD
Output
Bus Control– Read Enable (RD)—is asserted during external memory
read cycles. When RD is asserted low, pins D0–D15 become inputs
and an external device is enabled onto the data bus. When RD is
deasserted high, the external data is latched inside the controller. RD
can be connected directly to the OE pin of a Static RAM or ROM.
Table 3-1. 56852 Signal and Package Information for the 81-pin MAPBGA (Continued)
Pin No.
Signal Name
Type
Description
相关PDF资料 |
PDF描述 |
|---|---|
| DSP56854FGE | IC DSP 16BIT 120MHZ 128-LQFP |
| DSP56855BUE | IC DSP 16BIT 120MHZ 100-LQFP |
| DSP56857BUE | IC DSP 16BIT 120MHZ 100-LQFP |
| DSP56858FVE | IC DSP 16BIT 120MHZ 144-LQFP |
| DSP56F801FA80E | IC DSP 60MHZ 16KB FLASH 48-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DSP56853 | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
| DSP56853E | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:16-bit Digital Signal Controllers |
| DSP56853FG120 | 功能描述:数字信号处理器和控制器 - DSP, DSC 120Mhz/120MIPS RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSP56853FGE | 功能描述:数字信号处理器和控制器 - DSP, DSC 120Mhz/120MIPS RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSP56853PB | 制造商:未知厂家 制造商全称:未知厂家 功能描述:56853 Digital Signal Processor Product Brief |
发布紧急采购，3分钟左右您将得到回复。