- 您现在的位置：买卖IC网 > PDF目录299031 > EP20K100EFI784-1 (ALTERA CORP) LOADABLE PLD, PBGA784 PDF资料下载
参数资料
| 型号： | EP20K100EFI784-1 |
| 厂商： | ALTERA CORP |
| 元件分类： | PLD |
| 英文描述： | LOADABLE PLD, PBGA784 |
| 文件页数： | 34/65页 |
| 文件大小： | 781K |
| 代理商： | EP20K100EFI784-1 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页当前第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页
26
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Preliminary Information
Notes to tables:
(1)
Consult Altera for up-to-date information on package availability and exact pin counts.
(2)
I/O counts include dedicated input and clock pins.
(3)
APEX 20K device package types include thin quad flat pack (TQFP), plastic quad flat pack (PQFP), power quad flat
pack (RQFP), 1.27-mm pitch ball-grid array (BGA), 1.00-mm pitch FineLine BGA, and pin-grid array (PGA)
packages.
(4)
All FineLine BGA packages, except the 196-pin package, are footprint-compatible via the SameFrame feature.
Therefore, designers can design a board to support a variety of devices, providing a flexible migration path across
densities and pin counts. Device migration is fully supported by Altera development tools. See “SameFrame
Pin-Outs” on page 65 for more information.
Table 4. APEX 20K FineLine BGA Package & Footprint Migration Path
Device
196-Pin
324-Pin
400-Pin
484-Pin
672-Pin
784-Pin
EP20K100
v
v (4)
EP20K100E
v
v (4)
EP20K160E
v
v (4)
EP20K200
v
v (4)
EP20K200E
v
v (4)
EP20K300E
v
v (4)
EP20K400
v
v (4)
EP20K400E
v
v (4)
EP20K600E
v
EP20K1000E
v
Table 5. APEX 20K QFP, BGA & PGA Package Sizes
Feature
144-Pin TQFP 208-Pin QFP 240-Pin QFP 356-Pin BGA 652-Pin BGA 655-Pin PGA
Pitch (mm)
0.50
1.27
–
Area (mm2)
484
936
1,197
1,225
2,025
3,906
Length
× Width
(mm
× mm)
22
× 22
30.6
× 30.6
34.6
× 34.6
35
× 35
45
× 45
62.5
× 62.5
Table 6. APEX 20K FineLine BGA Package Sizes
Feature
196-Pin
324-Pin
400-Pin
484-Pin
672-Pin
784-Pin
Pitch (mm)
1.00
Area (mm2)
225
361
441
529
729
841
Length
× Width
(mm
× mm)
15
× 15
19
× 19
21
× 21
23
× 23
27
× 27
29
× 29
相关PDF资料 |
PDF描述 |
|---|---|
| EP20K100EFI784-2 | LOADABLE PLD, PBGA784 |
| EP20K100EFI784-3 | LOADABLE PLD, PBGA784 |
| EP20K200BC784-1 | LOADABLE PLD, PBGA784 |
| EP20K200BC784-2 | LOADABLE PLD, PBGA784 |
| EP20K200BC784-3 | LOADABLE PLD, PBGA784 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP20K100EQC208-1 | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 416 Macro 151 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K100EQC208-1ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K100EQC208-1X | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 416 Macro 151 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K100EQC208-2 | 功能描述:FPGA - 现场可编程门阵列 CPLD - APEX 20K 416 Macro 151 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP20K100EQC208-2ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
发布紧急采购，3分钟左右您将得到回复。