- 您现在的位置：买卖IC网 > PDF目录19322 > EP2AGX65DF29I3N (Altera)IC ARRIA II GX FPGA 65K 780FBGA PDF资料下载
参数资料
| 型号： | EP2AGX65DF29I3N |
| 厂商： | Altera |
| 文件页数： | 70/90页 |
| 文件大小： | 0K |
| 描述： | IC ARRIA II GX FPGA 65K 780FBGA |
| 产品培训模块： | Three Reasons to Use FPGA's in Industrial Designs |
| 标准包装： | 4 |
| 系列： | Arria II GX |
| LAB/CLB数： | 2530 |
| 逻辑元件/单元数： | 60214 |
| RAM 位总计： | 5371904 |
| 输入/输出数： | 364 |
| 电源电压： | 0.87 V ~ 0.93 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 780-BBGA |
| 供应商设备封装： | 780-FBGA（29x29） |
| 其它名称： | 544-2702 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页当前第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页
1–64
Chapter 1: Device Datasheet for Arria II Devices
Switching Characteristics
December 2013
Altera Corporation
Table 1–54 lists the high-speed I/O timing for Arria II GZ devices.
fHSDR (data rate)
SERDES factor
J = 3 to 10
945
945
740
640
Mbps
SERDES factor
J = 2 (using
DDR registers)
Mbps
SERDES factor
J = 1 (using
SDR registers)
Mbps
Soft-CDR PPM
tolerance
Soft-CDR
mode
—
300
—
300
—
300
—
300
PPM
DPA run length
DPA mode
—
10,000
—
10,000
—
10,000
—
10,000
UI
Sampling
window (SW)
Non-DPA mode
—
300
—
300
—
350
—
400
ps
Notes to Table 1–53:
(1) fHSCLK_IN = fHSDR / W. Use W to determine the supported selection of input reference clock frequencies for the desired data rate.
(2) Applicable for interfacing with DPA receivers only. For interfacing with non-DPA receivers, you must calculate the leftover timing margin in the
receiver by performing link timing closure analysis. For Arria II GX transmitter to Arria II GX non-DPA receiver, the maximum supported data
rate is 945 Mbps. For data rates above 840 Mbps, perform PCB trace compensation by adjusting the PCB trace length for LVDS channels to
improve channel-to-channel skews.
(3) The minimum and maximum specification depends on the clock source (for example, PLL and clock pin) and the clock routing resource you
use (global, regional, or local). The I/O differential buffer and input register do not have a minimum toggle rate.
(4) The specification is only applicable under the influence of core noise.
(5) Applicable for true LVDS using dedicated SERDES only.
(6) Dedicated SERDES and DPA features are only available on the right banks.
(7) You must calculate the leftover timing margin in the receiver by performing link timing closure analysis. You must consider the board skew
margin, transmitter channel-to-channel skew, and the receiver sampling margin to determine the leftover timing margin.
Table 1–53. High-Speed I/O Specifications for Arria II GX Devices (Part 4 of 4)
Symbol
Conditions
I3
C4
C5,I5
C6
Unit
Min
Max
Min
Max
Min
Max
Min
Max
Table 1–54. High-Speed I/O Specifications for Arria II GZ Devices (Note 1), (2), (10) (Part 1 of 3)
Symbol
Conditions
C3, I3
C4, I4
Unit
Min
Typ
Max
Min
Typ
Max
Clock
fHSCLK_in (input clock
frequency) true
differential I/O
standards
Clock boost factor
W = 1 to 40 (3)
5
—
717
5
—
717
MHz
fHSCLK_in (input clock
frequency) single
ended I/O standards
Clock boost factor
W = 1 to 40 (3)
5
—
717
5
—
717
MHz
fHSCLK_in (input clock
frequency) single
ended I/O standards
Clock boost factor
W = 1 to 40 (3)
5
—
420
5
—
420
MHz
相关PDF资料 |
PDF描述 |
|---|---|
| 1571650-5 | CONN PLUG 9POS SLD CUP 20AWG |
| TAJD108M004RNJ | CAP TANT 1000UF 4V 20% 2917 |
| ASC28DRAH | CONN EDGECARD 56POS .100 R/A DIP |
| VJ1206A200JBBAT4X | CAP CER 20PF 100V 5% NP0 1206 |
| EP2S30F672I4N | IC STRATIX II FPGA 30K 672-FBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP2AGX65DF29I5 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 2530 LABs 364 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX65DF29I5N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 2530 LABs 364 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX95DF25C4 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 3747 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX95DF25C4N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 3747 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EP2AGX95DF25C5 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Arria II GX 3747 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。