- 您现在的位置：买卖IC网 > PDF目录362744 > EPF10K100E (Altera Corporation) Embedded Programmable Logic Family(FLEX10KE嵌入式可编程逻辑系列) PDF资料下载
参数资料
| 型号： | EPF10K100E |
| 厂商： | Altera Corporation |
| 英文描述： | Embedded Programmable Logic Family(FLEX10KE嵌入式可编程逻辑系列) |
| 中文描述： | 嵌入式可编程逻辑系列（FLEX10KE嵌入式可编程逻辑系列） |
| 文件页数： | 12/31页 |
| 文件大小： | 299K |
| 代理商： | EPF10K100E |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页当前第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页
880
Altera Corporation
AN 91: Understanding FLEX 10K Timing
External Timing
Parameters
External timing parameters represent actual pin-to-pin timing
characteristics. Each external timing parameter consists of a combination
of internal delay elements. They are worst-case values, derived from
extensive performance measurements, and are ensured by device testing
or characterization. All external timing parameters are shown in bold
type. For example,
t
DRR
is the AC operating specification. Other external
timing parameters can be estimated by using the timing model or the
equations in
“Calculating Timing Delays” on page 884
of this application
note.
t
DRR
Register-to-register delay. The time required for the signal
from one register to pass through four LEs via three row
interconnects and four local interconnects to reach the
D
input of a second register. The test circuit used for this
parameter is a register with an output that goes through
three
LCELL
primitives in two different LABs; the last
LCELL
feeds another register in another LAB.
Figures 1
through
4
show this path for different FLEX 10K devices. The test
circuit files are available from Altera Applications.
Figure 1. t
DRR
Circuit Path for 24-Column FLEX 10K Devices
5 LABs Apart
Figure 2. t
DRR
Circuit Path for 36-Column FLEX 10K Devices
8 LABs Apart
out_1
PRN
CLRN
D
LCELL
data_1
clk
5 LABs Apart
6 LABs Apart
Same LAB
Q
LCELL
LCELL
DFF
PRN
CLRN
D
Q
DFF
DFF
out_1
PRN
CLRN
D
LCELL
data_1
clk
8 LABs Apart
8 LABs Apart
Same LAB
Q
LCELL
LCELL
DFF
PRN
CLRN
D
Q
相关PDF资料 |
PDF描述 |
|---|---|
| EPF10K70 | Embedded Programmable Logic Family(FLEX10K嵌入式可编程逻辑系列) |
| EPF10K10A | Embedded Programmable Logic Family(FLEX10K嵌入式可编程逻辑系列) |
| EPF10K250A | Embedded Programmable Logic Family(FLEX10K嵌入式可编程逻辑系列) |
| EPF10K30 | Embedded Programmable Logic Family(FLEX10K嵌入式可编程逻辑系列) |
| EPF10K200E | Embedded Programmable Logic Family(FLEX10KE嵌入式可编程逻辑系列) |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EPF10K100EBC356-1 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 10K 624 LABs 274 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF10K100EBC356-1DX | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| EPF10K100EBC356-1N | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 10K 624 LABs 274 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF10K100EBC356-1X | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 10K 624 LABs 274 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| EPF10K100EBC356-2 | 功能描述:FPGA - 现场可编程门阵列 FPGA - Flex 10K 624 LABs 274 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。