- 您现在的位置：买卖IC网 > Datasheet目录328 > IDT709279L9PFG (IDT, Integrated Device Technology Inc)IC SRAM 512KBIT 9NS 100TQFP Datasheet资料下载
参数资料
| 型号： | IDT709279L9PFG |
| 厂商： | IDT, Integrated Device Technology Inc |
| 文件页数： | 8/18页 |
| 文件大小： | 0K |
| 描述： | IC SRAM 512KBIT 9NS 100TQFP |
| 标准包装： | 6 |
| 格式 - 存储器： | RAM |
| 存储器类型： | SRAM - 双端口，同步 |
| 存储容量： | 512K (32K x 16) |
| 速度： | 9ns |
| 接口： | 并联 |
| 电源电压： | 4.5 V ~ 5.5 V |
| 工作温度： | 0°C ~ 70°C |
| 封装/外壳： | 100-LQFP |
| 供应商设备封装： | 100-TQFP（14x14） |
| 包装： | 托盘 |
IDT709279/69S/L
High-Speed 32/16K x 16 Synchronous Dual-Port Static RAM
Preliminary
Industrial and Commercial Temperature Ranges
AC Electrical Characteristics Over the Operating Temperature Range
(Read and Write Cycle Timing) (3,4) (V CC = 5V ± 10%, TA = 0°C to +70°C)
709279/69X6
Com'l Only
709279/69X7
Com'l Only
709279/69X9
Com'l Only
709279/69X12
Com'l
709279/69X15
Com'l Only
& Ind
Symbol
Parameter
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Unit
t CYC1
Clock Cycle Time (Flow-Through)
(2)
19
____
22
____
25
____
30
____
35
____
ns
t CYC2
t CH1
Clock Cycle Time (Pipelined) (2)
Clock High Time (Flow-Through) (2)
10
6.5
____
____
12
7.5
____
____
15
12
____
____
20
12
____
____
25
12
____
____
ns
ns
t CL1
Clock Low Time (Flow-Through)
(2)
6.5
____
7.5
____
12
____
12
____
12
____
ns
t CH2
Clock High Time (Pipelined)
(2)
4
____
5
____
6
____
8
____
10
____
ns
t CL2
Clock Low Time (Pipelined)
(2)
4
____
5
____
6
____
8
____
10
____
ns
Output Enable to Output Low-Z
Output Enable to Output High-Z
t R
t F
t SA
t HA
t SC
t HC
t SW
t HW
t SD
t HD
t SAD
t HAD
t SCN
t HCN
t SRST
t HRST
t OE
t OLZ
t OHZ
Clock Rise Time
Clock Fall Time
Address Setup Time
Address Hold Time
Chip Enable Setup Time
Chip Enable Hold Time
R/ W Setup Time
R/ W Hold Time
Input Data Setup Time
Input Data Hold Time
ADS Setup Time
ADS Hold Time
CNTEN Setup Time
CNTEN Hold Time
CNTRST Setup Time
CNTRST Hold Time
Output Enable to Data Valid
(1)
(1)
____
____
3.5
0
3.5
0
3.5
0
3.5
0
3.5
0
3.5
0
3.5
0
____
2
1
3
3
____
____
____
____
____
____
____
____
____
____
____
____
____
____
6.5
____
7
____
____
4
0
4
0
4
0
4
0
4
0
4
0
4
0
____
2
1
3
3
____
____
____
____
____
____
____
____
____
____
____
____
____
____
7.5
____
7
____
____
4
1
4
1
4
1
4
1
4
1
4
1
4
1
____
2
1
3
3
____
____
____
____
____
____
____
____
____
____
____
____
____
____
9
____
7
____
____
4
1
4
1
4
1
4
1
4
1
4
1
4
1
____
2
1
3
3
____
____
____
____
____
____
____
____
____
____
____
____
____
____
12
____
7
____
____
4
1
4
1
4
1
4
1
4
1
4
1
4
1
____
2
1
3
3
____
____
____
____
____
____
____
____
____
____
____
____
____
____
15
____
7
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Clock High to Output High-Z
Clock High to Output Low-Z
t CD1
t CD2
t DC
t CKHZ
t CKLZ
Clock to Data Valid (Flow-Through)
Clock to Data Valid (Pipelined) (2)
Data Output Hold After Clock High
(1)
(1)
(2)
____
____
2
2
2
15
6.5
____
9
____
____
____
2
2
2
18
7.5
____
9
____
____
____
2
2
2
20
9
____
9
____
____
____
2
2
2
25
12
____
9
____
____
____
2
2
2
30
15
____
9
____
ns
ns
ns
ns
ns
Port-to-Port Delay
t CWDD
t CCS
Write Port Clock High to Read Data Delay
Clock-to-Clock Setup Time
____
____
24
9
____
____
28
10
____
____
35
15
____
____
40
15
____
____
50
20
ns
ns
NOTES:
3243 tbl 11
1. Transition is measured 0mV from Low or High-impedance voltage with the Output Test Load (Figure 2). This parameter is guaranteed by device characteriza-
tion, but is not production tested.
2. The Pipelined output parameters (t CYC2 , t CD2 ) apply to either or both left and right ports when FT /PIPE = V IH . Flow-through parameters (t CYC1 , t CD1 ) apply when
FT /PIPE = V IL for that port.
3. All input signals are synchronous with respect to the clock except for the asynchronous Output Enable ( OE ) and FT /PIPE. FT /PIPE should be treated as a DC
signal, i.e. steady state during operation.
4. 'X' in part number indicates power rating (S or L).
8
6.42
相关PDF资料 |
PDF描述 |
|---|---|
| IDT709289L9PFI | IC SRAM 1MBIT 9NS 100TQFP |
| IDT709359L7BFI | IC SRAM 144KBIT 7NS 100FBGA |
| IDT709379L7PFG | IC SRAM 576KBIT 7NS 100TQFP |
| IDT70P257L55BYGI | IC SRAM 128KBIT 55NS 100BGA |
| IDT70P258L55BYI | IC SRAM 128KBIT 55NS 100BGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IDT709279S12 | 制造商:GEFANUC 功能描述: |
| IDT709279S12PF | 功能描述:IC SRAM 512KBIT 12NS 100TQFP RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:1,000 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 双端口，同步 存储容量:1.125M（32K x 36） 速度:5ns 接口:并联 电源电压:3.15 V ~ 3.45 V 工作温度:-40°C ~ 85°C 封装/外壳:256-LBGA 供应商设备封装:256-CABGA（17x17） 包装:带卷 (TR) 其它名称:70V3579S5BCI8 |
| IDT709279S12PF8 | 功能描述:IC SRAM 512KBIT 12NS 100TQFP RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:45 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 双端口，异步 存储容量:128K（8K x 16） 速度:15ns 接口:并联 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 70°C 封装/外壳:100-LQFP 供应商设备封装:100-TQFP（14x14） 包装:托盘 其它名称:70V25S15PF |
| IDT709279S15PF | 功能描述:IC SRAM 512KBIT 15NS 100TQFP RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:1,000 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 双端口，同步 存储容量:1.125M（32K x 36） 速度:5ns 接口:并联 电源电压:3.15 V ~ 3.45 V 工作温度:-40°C ~ 85°C 封装/外壳:256-LBGA 供应商设备封装:256-CABGA（17x17） 包装:带卷 (TR) 其它名称:70V3579S5BCI8 |
| IDT709279S15PF8 | 功能描述:IC SRAM 512KBIT 15NS 100TQFP RoHS:否 类别:集成电路 (IC) >> 存储器 系列:- 标准包装:45 系列:- 格式 - 存储器:RAM 存储器类型:SRAM - 双端口，异步 存储容量:128K（8K x 16） 速度:15ns 接口:并联 电源电压:3 V ~ 3.6 V 工作温度:0°C ~ 70°C 封装/外壳:100-LQFP 供应商设备封装:100-TQFP（14x14） 包装:托盘 其它名称:70V25S15PF |
发布紧急采购，3分钟左右您将得到回复。