参数资料
| 型号： | IP-NIOS |
| 厂商： | Altera |
| 文件页数： | 53/288页 |
| 文件大小： | 0K |
| 描述： | IP NIOS II MEGACORE |
| 标准包装： | 1 |
| 类型： | 许可证 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页当前第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页
Chapter 3: Programming Model
Registers
Table 3–8. status Control Register Field Descriptions (Part 2 of 2)
3–13
Bit
Description
Access
Reset
Available
IL is the interrupt level field. The IL field controls what level of external
EIC
IL
maskable interrupts can be serviced. The processor services a maskable
Read/Write
0
interface
interrupt only if its requested interrupt level is greater than IL .
only (3)
IH
IH is the interrupt handler mode bit. The processor sets IH to one when it
takes an external interrupt.
Read/Write
0
EIC
interface
only (3)
EH is the exception handler mode bit. The processor sets EH to one when an
exception occurs (including breaks). Software clears EH to zero when ready
MMU or
EH (2)
to handle exceptions again. EH is used by the MMU to determine whether a
Read/Write
0
ECC
TLB miss exception is a fast TLB miss or a double TLB miss. In systems
without an MMU, EH is always zero.
U is the user mode bit. When U = 1, the processor operates in user mode.
only (3)
MMU or
U (2)
When U = 0, the processor operates in supervisor mode. In systems without
Read/Write
0
MPU
an MMU, U is always zero.
PIE is the processor interrupt-enable bit. When PIE = 0, internal and
maskable external interrupts and noninterrupt exceptions are ignored.
only (3)
PIE
When PIE = 1, internal and maskable external interrupts can be taken,
Read/Write
0
Always
depending on the status of the interrupt controller. Noninterrupt exceptions
are unaffected by PIE .
Notes:
(1) The CRS field is read-only. For information about manually changing register sets, refer to the External Interrupt Controller Interface section.
(2) The state where both EH and U are one is illegal and causes undefined results.
(3) When this field is unimplemented, the field value always reads as 0, and the processor behaves accordingly.
(4) When this field is unimplemented, the field value always reads as 1, and the processor behaves accordingly.
The estatus Register
The estatus register holds a saved copy of the status register during nonbreak
exception processing.
Table 3–9. estatus Control Register Fields
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
Reserved
PRS
CRS
IL
All fields in the estatus register have read/write access. All fields reset to 0.
When the Nios II processor takes an interrupt, if status.eh is zero (that is, the MMU
is in nonexception mode), the processor copies the contents of the status register to
estatus .
1
If shadow register sets are implemented, and the interrupt requests a shadow register
set, the Nios II processor copies status to sstatus , not to estatus .
f For details about the sstatus register, refer to The sstauts Register section.
February 2014
Altera Corporation
Nios II Processor Reference Handbook
相关PDF资料 |
PDF描述 |
|---|---|
| IP-PCI/MT64 | IP PCI 64BIT MASTER/TARGET |
| IP-PCIE/8 | IP PCI EXPRESS, X8 |
| IP-POSPHY4 | IP POS-PHY L4 |
| IP-RIOPHY | IP RAPID I/O |
| IP-RLDRAMII | IP RLDRAM II CONTROLLER |
相关代理商/技术参数 |
参数描述 |
|---|---|
| IPO-002-VSF-LF | 制造商:PROXISTOR AB ELECTRONIC 功能描述:PROXIMITY SWITCH, PNP; Sensor Input:Inductive; Sensing Range Max:2mm; Supply Voltage DC Min:10V; Supply Voltage DC Max:30V; SVHC:No SVHC (19-Dec-2012); External Depth:10.5mm; External Length / Height:16.5mm; External Width:30mm; |
| IPOD TOUCH4-C-B | 制造商:Distributed By MCM 功能描述:Apple® iPod Black Touch 4th Gen Digitizer + Glass 制造商:Distributed By MCM 功能描述:APPLE IPOD TOUCH DIGITIZER BLACK |
| IPOD TOUCH4-C-W | 制造商:Distributed By MCM 功能描述:APPLE IPOD TOUCH DIGITIZER WHITE 制造商:Distributed By MCM 功能描述:Apple® iPod White Touch 4th Gen Digitizer + Glass |
| IPP015N04N G | 功能描述:MOSFET OptiMOS 3 PWR TRANST 40V 120A RoHS:否 制造商:STMicroelectronics 晶体管极性:N-Channel 汲极/源极击穿电压:650 V 闸/源击穿电压:25 V 漏极连续电流:130 A 电阻汲极/源极 RDS（导通）:0.014 Ohms 配置:Single 最大工作温度: 安装风格:Through Hole 封装 / 箱体:Max247 封装:Tube |
| IPP015N04NG | 制造商:Infineon Technologies AG 功能描述: |
发布紧急采购，3分钟左右您将得到回复。