- 您现在的位置：买卖IC网 > PDF目录1948 > MC56F8257VLH (Freescale Semiconductor)DSC 64K FLASH 60MHZ 64-LQFP PDF资料下载
参数资料
| 型号： | MC56F8257VLH |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 62/88页 |
| 文件大小： | 0K |
| 描述： | DSC 64K FLASH 60MHZ 64-LQFP |
| 标准包装： | 160 |
| 系列： | 56F8xxx |
| 核心处理器： | 56800E |
| 芯体尺寸： | 16-位 |
| 速度： | 60MHz |
| 连通性： | CAN，I²C，LIN，SCI，SPI |
| 外围设备： | LVD，POR，PWM，WDT |
| 输入/输出数： | 54 |
| 程序存储器容量： | 64KB（32K x 16） |
| 程序存储器类型： | 闪存 |
| RAM 容量： | 4K x 16 |
| 电压 - 电源 (Vcc/Vdd)： | 3 V ~ 3.6 V |
| 数据转换器： | A/D 16x12b，D/A 1x12b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 105°C |
| 封装/外壳： | 64-LQFP |
| 包装： | 管件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页当前第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页
Specifications
MC56F825x/MC56F824x Digital Signal Controller, Rev. 3
Freescale Semiconductor
65
7.20
Freescale’s Scalable Controller Area Network (MSCAN)
Figure 26. Bus Wake-up Detection
7.21
Inter-Integrated Circuit Interface (I2C) Timing
Table 36. MSCAN Timing
Characteristic
Symbol
Min
Max
Unit
Baud Rate
BRCAN
—
1
Mbps
Bus Wake-up detection
TWAKEUP
TIPBUS
—
μs
Table 37. I2C Timing
Characteristic
Symbol
Standard Mode
Unit
Minimum
Maximum
SCL Clock Frequency
fSCL
0
100
kHz
Hold time (repeated) START condition. After this period, the first
clock pulse is generated.
tHD; STA
4.0
—
μs
LOW period of the SCL clock
tLOW
4.7
—
μs
HIGH period of the SCL clock
tHIGH
4.0
—
μs
Set-up time for a repeated START condition
tSU; STA
4.7
—
μs
Data hold time for I2C bus devices
tHD; DAT
01
1 The master mode I2C deasserts ACK of an address byte simultaneously with the falling edge of SCL. If no slaves
acknowledge this address byte, a negative hold time can result, depending on the edge rates of the SDA and SCL lines.
3.452
2 The maximum t
HD; DAT must be met only if the device does not stretch the LOW period (tLOW) of the SCL signal.
μs
Data set-up time
tSU; DAT
2503
3 A Fast mode I2C bus device can be used in a Standard mode I2C bus system, but the requirement t
SU; DAT > = 250 ns must
then be met. This is automatically the case if the device does not stretch the LOW period of the SCL signal. If such a device
does stretch the LOW period of the SCL signal, it must output the next data bit to the SDA line
trmax + tSU; DAT = 1000 + 250 = 1250 ns (according to the Standard mode I
2C bus specification) before the SCL line is released.
—ns
Rise time of SDA and SCL signals
tr
—
1000
ns
Fall time of SDA and SCL signals
tf
—
300
ns
Set-up time for STOP condition
tSU; STO
4.0
—
μs
Bus free time between STOP and START condition
tBUF
4.7
—
μs
Pulse width of spikes that must be suppressed by the input filter
tSP
N/A
ns
TWAKEUP
MSCAN_RX
CAN receive
data pin
(Input)
相关PDF资料 |
PDF描述 |
|---|---|
| MC56F8322VFAE | IC DSP 16BIT 60MHZ 48-LQFP |
| MC56F8323VFBE | IC MPU HYBRID DSP 32K 64-LQFP |
| MC56F8335VFGE | IC DIGITAL SIGNAL CTLR 128-LQFP |
| MC56F8345MFGE | IC DSP 16BIT 60MHZ 128-LQFP |
| MC56F8346VFVE | IC DSP 16BIT 60MHZ 144-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC56F825X | 制造商:FREESCALE 制造商全称:Freescale Semiconductor, Inc 功能描述:Digital Signal Controller Battery chargers and management |
| MC56F82723VFM | 制造商:Freescale Semiconductor 功能描述:MC56F Series 100 MHz 32 KB Flash 3 KB SRAM 32-Bit Microcontroller - QFN-32 |
| MC56F82726VLF | 制造商:Freescale Semiconductor 功能描述:MC56F82726 Series 32 Bit 100 MHz 32 kB Flash 3 KB SRAM Microcontroller - LQFP-48 |
| MC56F82726VLFR | 制造商:Freescale Semiconductor 功能描述:IC DSC 32BIT 32KB FLASH 48LQFP |
| MC56F82728VLH | 制造商:Freescale Semiconductor 功能描述:IC DSC 32BIT 32KB FLASH 64LQFP |
发布紧急采购，3分钟左右您将得到回复。