- 您现在的位置：买卖IC网 > PDF目录45213 > MC68341FT16V (FREESCALE SEMICONDUCTOR INC) 16.78 MHz, MICROPROCESSOR, PQFP160 PDF资料下载
参数资料
| 型号： | MC68341FT16V |
| 厂商： | FREESCALE SEMICONDUCTOR INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 16.78 MHz, MICROPROCESSOR, PQFP160 |
| 封装： | PLASTIC, QFP-160 |
| 文件页数： | 372/514页 |
| 文件大小： | 2891K |
| 代理商： | MC68341FT16V |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页当前第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页第469页第470页第471页第472页第473页第474页第475页第476页第477页第478页第479页第480页第481页第482页第483页第484页第485页第486页第487页第488页第489页第490页第491页第492页第493页第494页第495页第496页第497页第498页第499页第500页第501页第502页第503页第504页第505页第506页第507页第508页第509页第510页第511页第512页第513页第514页
MOTOROLA
MC68341 USER’S MANUAL
9- 39
Wraparound mode is properly exited in two ways: a) The CPU may disable wraparound
mode by clearing WREN. The next time the end of the queue is reached, the QSPI sets
SPIF, clears SPE, and stops; b) The CPU sets HALT. This second method halts the QSPI
after the current transfer is completed, allowing the CPU to negate SPE. The CPU can
immediately stop the QSPI by clearing SPE; however, this method is not recommended as
it causes the QSPI to abort a serial transfer in process.
9.5.5.2 SLAVE MODE. When operating in slave mode, the QSPI may respond to
externally initiated serial transfers. The QSPI is unable to initiate any serial transfers.
Slave mode is typically used when multiple devices are in an SPI bus network, because
only one device can be the SPI master (in master mode) at any given time.
QSPM register QDDR should be written to direct data flow on the QSPI pins used. The
MISO and MOSI pins, if needed, should be configured as output and input, respectively.
Pins SCK and PCS0/SS should be configured as inputs.
QSPM register QPAR should be written to assign the necessary bits to the QSPI. The pins
necessary for slave mode operation are MISO and/or MOSI, SCK, and PCS0/SS. MISO is
the data output pin in slave mode, and MOSI is the data input pin in slave mode. Either or
both may be necessary depending on the particular application. The serial clock (SCK) is
the slave clock input in slave mode. PCS0/SS is the slave select pin used to select the
QSPI for a serial transfer by the external SPI bus master when the QSPI is in slave mode.
The external bus master selects the QSPI by driving PCS0/ SS low. The command control
segment is not implemented in slave mode; therefore, the CPU does not need to initialize
it. This segment of the QSPI RAM and any other unused segments may be employed by
the CPU as general-purpose RAM. Other considerations for initialization are prescribed in
9.4.1 Overall QSPM Configuration Summary.
9.5.5.2.1 Description of Slave Operation. After reset, the QSPM registers and the QSPI
control registers must be initialized as described above. Although the command control
segment is not used, the transmit and receive data segments may, depending upon the
application, need to be initialized. If meaningful data is to be sent out from the QSPI, the
user should write the data to the transmit data segment before enabling the QSPI.
If SPE is set and MSTR is not set, a low state on the slave select (PCS0/SS) pin
commences slave mode operation at the address indicated by NEWQP. The QSPI
transmits the data found in the transmit data segment at the address indicated by
NEWQP, and the QSPI stores received data in the receive data segment at the address
indicated by NEWQP. Data is transferred in response to an external slave clock input at
the SCK pin.
Because the command control segment is not used, the command control bits and
peripheral-chip-select codes have no effect in slave mode operation. The QSPI does not
drive either of the two peripheral chip selects as outputs. PCS0/SS is used as an input.
Although CONT cannot be used in slave mode, a provision is made to enable receipt of
more than 16 data bits. While keeping the QSPI selected (PCS0/ SS is held low), the QSPI
stores the number of bits, designated by BITS, in the current receive data segment
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相关PDF资料 |
PDF描述 |
|---|---|
| MC68360RC25VC | 32-BIT, 25 MHz, RISC MICROCONTROLLER, CPGA241 |
| MC68EN360FE25C | 32-BIT, 25 MHz, RISC MICROCONTROLLER, CQFP240 |
| MC68EN360ZP25C | 32-BIT, 25 MHz, RISC MICROCONTROLLER, PBGA357 |
| MC68EN360CRC25C | 32-BIT, 25 MHz, RISC MICROCONTROLLER, CPGA241 |
| MC68360RC25C | 32-BIT, 25 MHz, RISC MICROCONTROLLER, CPGA241 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MC68341FT25 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Processor Users Manual |
| MC68341UMAD | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:Integrated Processor Users Manual |
| MC68349 | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HIGH PERFORMANCE INTEGRATED PROCESSOR |
| MC68349FT25A | 制造商:Motorola Inc 功能描述: |
| MC68349V | 制造商:MOTOROLA 制造商全称:Motorola, Inc 功能描述:HIGH PERFORMANCE INTEGRATED PROCESSOR |
发布紧急采购，3分钟左右您将得到回复。