- 您现在的位置：买卖IC网 > PDF目录10951 > MCIMX357DVM5BR2 (Freescale Semiconductor)IC MPU I.MX35 400MAPBGA PDF资料下载
参数资料
| 型号： | MCIMX357DVM5BR2 |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 91/147页 |
| 文件大小： | 0K |
| 描述： | IC MPU I.MX35 400MAPBGA |
| 标准包装： | 1,000 |
| 系列： | i.MX35 |
| 核心处理器： | ARM11 |
| 芯体尺寸： | 32-位 |
| 速度： | 532MHz |
| 连通性： | 1 线，CAN，EBI/EMI，以太网，I²C，MMC，SPI，SSI，UART/USART，USB OTG |
| 外围设备： | DMA，I²S，LCD，POR，PWM，WDT |
| 输入/输出数： | 96 |
| 程序存储器类型： | ROMless |
| RAM 容量： | 128K x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 1.33 V ~ 1.47 V |
| 振荡器型： | 外部 |
| 工作温度： | -20°C ~ 70°C |
| 封装/外壳： | 400-LFBGA |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页当前第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页
i.MX35 Applications Processors for Industrial and Consumer Products, Rev. 10
Freescale Semiconductor
48
NOTE
Test conditions are: pin voltage 1.7 V–1.95 V, capacitance 15 pF for all pins
(both DDR and non-DDR pins), drive strength is high (7.2 mA). “High” is
defined as 80% of signal value and “low” is defined as 20% of signal value.
SDR SDRAM CLK parameters are measured from the 50% point—that is,
“high” is defined as 50% of signal value, and “low” is defined as 50% of
signal value. tCH + tCL will not exceed 7.5 ns for 133 MHz. DDR SDRAM
CLK parameters are measured at the crossing point of SDCLK and SDCLK
(inverted clock).
The timing parameters are similar to the ones used in SDRAM data sheets.
Table 36 indicates SDRAM requirements. All output signals are driven by
the ESDCTL at the negative edge of SDCLK, and the parameters are
measured at maximum memory frequency.
Figure 29. SDRAM Refresh Timing Diagram
Table 37. SDRAM Refresh Timing Parameters
ID
Parameter
Symbol
Min.
Max.
Unit
SD1
SDRAM clock high-level width
tCH
3.4
4.1
ns
SD2
SDRAM clock low-level width
tCL
3.4
4.1
ns
SD3
SDRAM clock cycle time
tCK
7.5
—
ns
SD6
Address setup time
tAS
1.8
—
ns
CS
CAS
WE
RAS
ADDR
BA
ROW/BA
SD6
SD7
SD11
SD10
SDCLK
SD1
SD2
SDCLK
SD3
相关PDF资料 |
PDF描述 |
|---|---|
| VI-26V-IY-F1 | CONVERTER MOD DC/DC 5.8V 50W |
| TP3054WM/NOPB | IC FILTER ENHANCE INTERFC 16SOIC |
| MK51DN256ZCMD10 | IC ARM CORTEX MCU 256KB 144BGA |
| VI-26T-IY-F4 | CONVERTER MOD DC/DC 6.5V 50W |
| MC9S12XHZ512CAL | IC MCU 16BIT 512 FLASH 112-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MCIMX35GVMN4A | 制造商:Freescale Semiconductor 功能描述:RINGO MX35 CONSUMER - Trays |
| MCIMX35LPDK | 功能描述:开发板和工具包 - ARM I.MX35 PRODUCT DEVELOPME RoHS:否 制造商:Arduino 产品:Development Boards 工具用于评估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口类型:DAC, ICSP, JTAG, UART, USB 工作电源电压:3.3 V |
| MCIMX35LPDK | 制造商:Freescale Semiconductor 功能描述:I.MX35 Linux Development Kit |
| MCIMX35LPDKJ | 功能描述:开发板和工具包 - ARM HARDWARE RoHS:否 制造商:Arduino 产品:Development Boards 工具用于评估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口类型:DAC, ICSP, JTAG, UART, USB 工作电源电压:3.3 V |
| MCIMX35LPDKJ | 制造商:Freescale Semiconductor 功能描述:; LEADED PROCESS COMPATIBLE:YES; PEAK RE |
发布紧急采购，3分钟左右您将得到回复。