- 您现在的位置：买卖IC网 > PDF目录385639 > MT46V16M4 (Micron Technology, Inc.) 4 Meg x 4 x 4 banks DDR SDRAM(4 M x 4 x 4组，双数据速率同步动态RAM) PDF资料下载
参数资料
| 型号： | MT46V16M4 |
| 厂商： | Micron Technology, Inc. |
| 英文描述： | 4 Meg x 4 x 4 banks DDR SDRAM(4 M x 4 x 4组，双数据速率同步动态RAM) |
| 中文描述： | 4梅格× 4 × 4银行DDR SDRAM内存（四米× 4 × 4组，双数据速率同步动态RAM）的 |
| 文件页数： | 58/69页 |
| 文件大小： | 2369K |
| 代理商： | MT46V16M4 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页当前第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页
58
64Mb: x4, x8, x16 DDR SDRAM
64Mx4x8x16DDR_B.p65
–
Rev. B; Pub. 10/00
Micron Technology, Inc., reserves the right to change products or specifications without notice.
2000, Micron Technology, Inc.
64Mb: x4, x8, x16
DDR SDRAM
Figure 29
Data Input Timing
Figure 28
Data Output Timing –
t
AC and
t
DQSCK
CK
CK#
DQS, or LDQS/UDQS
2
T0
7
T1
T2
T3
T4
T5
T2n
T3n
T4n
T5n
T6
NOTE:
1.tDQSCK is the DQS output window relative to CK and is the
“
long term
”
component of DQS skew.
2.
DQs transitioning after DQS transition define tDQSQ window.
3. All DQs must transition by tDQSQ after DQS transitions, regardless of tAC.
4.tAC is the DQ output window relative to CK, and is the
“
long term
”
component of DQ skew.
5.tLZ
(
MIN)
, tAC
(
MIN)
, and tHZ
(
MIN)
are the first valid signal transition.
6.tLZ
(
MAX)
, tAC
(
MAX)
, and tHZ
(
MAX)
are the latest valid signal transition.
7. READ command with CL = 2 issued at T0.
tRPST
tLZ
(MAX)
tLZ
(MIN)
tDQSCK
1
(MAX)
tDQSCK
1
(MIN)
tDQSCK
1
(MAX)
tDQSCK
1
(MIN)
tHZ
(MAX)
tHZ
(MIN)
tRPRE
DQ (Last data valid)
DQ (First data valid)
All DQs collectively
3
tAC
4
(MIN)
tAC
4
(MAX)
tLZ
(MAX)
tLZ
(MIN)
tHZ
(MAX)
tHZ
(MIN)
T2
T2
T2n
T3n
T4n
T5n
T2n
T2n
T3n
T3n
T4n
T4n
T5n
T5n
T3
T4
T4
T5
T5
T2
T3
T4
T5
T3
DQS
tDQSS
tDQSHtWPST
tDH
tDS
tDQSL
tDSS2
tDSH1
tDSH1
tDSS2
DM
DQ
CK
CK#
T0
3
T1
T1n
T2
T2n
T3
DI
b
NOTE:
1.tDSH
(
MIN)
generally occurs during tDQSS
(
MIN)
.
2.tDSS
(
MIN)
generally occurs during tDQSS
(
MAX)
.
3. WRITE command issued at T0.
4. For x16, LDQS controls the lower byte and UDQS controls the upper byte.
DON
’
T CARE
TRANSITIONING DATA
t
WPRE
t
WPRES
相关PDF资料 |
PDF描述 |
|---|---|
| MT46V4M16 | 1 Meg x 16 x 4 banks DDR SDRAM(1M x 16 x 4组，双数据速率同步动态RAM) |
| MT46V8M8 | 2 Meg x 8 x 4 banks DDR SDRAM(2 M x 8 x 4组，双数据速率同步动态RAM) |
| MT46V2M32LG | DOUBLE DATA RATE DDR SDRAM |
| MT46V2M32V1 | DOUBLE DATA RATE DDR SDRAM |
| MT46V32M4-1 | DOUBLE DATA RATE DDR SDRAM |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MT46V16M8 | 制造商:MICRON 制造商全称:Micron Technology 功能描述:DOUBLE DATA RATE DDR SDRAM |
发布紧急采购，3分钟左右您将得到回复。