- 您现在的位置：买卖IC网 > PDF目录45324 > MT80C51-12R (TEMIC SEMICONDUCTORS) 8-BIT, MROM, 12 MHz, MICROCONTROLLER, PQFP44 PDF资料下载
参数资料
| 型号： | MT80C51-12R |
| 厂商： | TEMIC SEMICONDUCTORS |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, MROM, 12 MHz, MICROCONTROLLER, PQFP44 |
| 文件页数： | 145/170页 |
| 文件大小： | 4133K |
| 代理商： | MT80C51-12R |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页当前第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页
76
ATtiny4/5/9/10 [DATASHEET]
8127F–AVR–02/2013
Bits 5:0 – Reserved Bits
These bits are reserved for future use. For ensuring compatibility with future devices, these bits must be written to
zero when the register is written.
11.11.4
TCNT0H and TCNT0L – Timer/Counter0
The two Timer/Counter I/O locations (TCNT0H and TCNT0L, combined TCNT0) give direct access, both for read
and for write operations, to the Timer/Counter unit 16-bit counter. To ensure that both the high and low bytes are
read and written simultaneously when the CPU accesses these registers, the access is performed using an 8-bit
temporary high byte register (TEMP). This temporary register is shared by all the other 16-bit registers. See
Modifying the counter (TCNT0) while the counter is running introduces a risk of missing a compare match between
TCNT0 and one of the OCR0x Registers.
Writing to the TCNT0 Register blocks (removes) the compare match on the following timer clock for all compare
units.
11.11.5
OCR0AH and OCR0AL – Output Compare Register 0 A
11.11.6
OCR0BH and OCR0BL – Output Compare Register 0 B
The Output Compare Registers contain a 16-bit value that is continuously compared with the counter value
(TCNT0). A match can be used to generate an Output Compare interrupt, or to generate a waveform output on the
OC0x pin.
The Output Compare Registers are 16-bit in size. To ensure that both the high and low bytes are written simultane-
ously when the CPU writes to these registers, the access is performed using an 8-bit temporary high byte register
(TEMP). This temporary register is shared by all the other 16-bit registers. See “Accessing 16-bit Registers” on
Bit
765
432
10
TCNT0[15:8]
TCNT0H
TCNT0[7:0]
TCNT0L
Read/Write
R/W
Initial Value
000
00
Bit
765
432
10
OCR1A[15:8]
OCR0AH
OCR1A[7:0]
OCR0AL
Read/Write
R/W
Initial Value
000
00
Bit
765
432
10
OCR0B[15:8]
OCR0BH
OCR0B[7:0]
OCR0BL
Read/Write
R/W
Initial Value
000
00
相关PDF资料 |
PDF描述 |
|---|---|
| MF280C51C-25D | 8-BIT, MROM, 25 MHz, MICROCONTROLLER, PQFP44 |
| MV80C51-30D | 8-BIT, MROM, 30 MHz, MICROCONTROLLER, PQFP44 |
| MF180C31-36R | 8-BIT, 36 MHz, MICROCONTROLLER, PQFP44 |
| MF280C51-20D | 8-BIT, MROM, 20 MHz, MICROCONTROLLER, PQFP44 |
| MF180C51-25D | 8-BIT, MROM, 25 MHz, MICROCONTROLLER, PQFP44 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| MT80C51BH | 制造商:ROCHESTER 制造商全称:ROCHESTER 功能描述:CMOS SINGLE - CHIP 8-BIT MICROCOMPUTER 64K program Memory Space |
| MT80C51FB | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| MT80C51FB/B | 制造商:Intel 功能描述: |
| MT80GB | 制造商:Datak Corporation 功能描述: |
| MT80JSF1G72NDY-1G1F1A2 | 制造商:Micron Technology Inc 功能描述:8GB 1GX72 DDR3 SDRAM MODULE PBF DIMM 1.5V REGISTERED - Trays |
发布紧急采购，3分钟左右您将得到回复。