收藏本站
参数资料
型号： OR3T55
英文描述： 3C and 3T Field-Programmable Gate Arrays
中文描述： 3C和3吨现场可编程门阵列
文件页数： 156/210页
文件大小： 4669K
代理商： OR3T55
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页当前第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页
Table of Contents
Contents
Page
Contents
Page
Lucent Technologies Inc.
5
ORCA Series 3C and 3T FPGAs
June 1999
Data Sheet
Explicit Mode ........................................................... 90
Figure 54. Master Parallel Configuration Schematic 92
Figure 55. Master Serial Configuration Schematic ... 93
Figure 56. Asynchronous Peripheral Configuration .. 94
Figure 57.
PowerPC/MPI Configuration Schematic .. 95
Figure 58.
i960/MPI Configuration Schematic .......... 95
Figure 59. Configuration Through MPI ..................... 95
Figure 60. Readback Through MPI .......................... 96
Figure 61. Slave Serial Configuration Schematic ..... 97
Figure 62. Slave Parallel Configuration Schematic .. 97
Figure 63. Daisy-Chain Configuration Schematic ..... 98
Figure 64. Combinatorial PFU Timing .................... 105
Figure 65. Synchronous Memory Write
Characteristics ...................................................... 109
Figure 66. Synchronous Memory Read Cycle ........ 110
Figure 67. MPI
PowerPC User Space Read Timing 117
Figure 68. MPI
PowerPC User Space Write Timing 117
Figure 69. MPI
PowerPC Internal Read Timing ..... 118
Figure 70. MPI
PowerPC Internal Write Timing ...... 118
Figure 71. MPI
i960 User Space Read Timing ....... 119
Figure 72. MPI
i960 User Space Write Timing ....... 119
Figure 73. MPI
i960 Internal Read Timing .............. 120
Figure 74. MPI
i960 Internal Write Timing .............. 120
Figure 75. Boundary-Scan Timing Diagram ........... 122
Figure 76. ExpressCLK to Output Delay ................ 125
Figure 77. Fast Clock to Output Delay ................... 126
Figure 78. System Clock to Output Delay .............. 127
Figure 79. Input to ExpressCLK Setup/Hold Time .. 129
Figure 80. Input to Fast Clock Setup/Hold Time ..... 131
Figure 81. Input to System Clock Setup/Hold Time 132
Figure 82. General Configuration Mode Timing
Diagram ................................................................. 135
Figure 83. Master Serial Configuration Mode
Timing Diagram ..................................................... 136
Figure 84. Master Parallel Configuration Mode
Timing Diagram ..................................................... 137
Figure 85. Asynchronous Peripheral Configuration
Mode Timing Diagram ........................................... 138
Figure 86. Slave Serial Configuration Mode
Timing Diagram ..................................................... 139
Figure 87. Slave Parallel Configuration Mode
Timing Diagram ..................................................... 140
Figure 88. Readback Timing Diagram .................... 142
Figure 89. ac Test Loads ........................................ 143
Figure 90. Output Buffer Delays .............................143
Figure 91. Input Buffer Delays ................................ 143
Figure 92. Sinklim (TJ = 25 °C, VDD = 5.0 V) .......... 144
Figure 93. Slewlim (TJ = 25 °C, VDD = 5.0 V) .........144
Figure 94. Fast (TJ °C, VDD = 5.0 V) ......................144
Figure 95. Sinklim (TJ = 125 °C, VDD = 4.5 V) ........ 144
Figure 96. Slewlim (TJ = 125 °C, VDD = 4.5 V) ....... 144
Figure 97. Fast (TJ = 125 °C, VDD = 4.5 V) ............ 144
Figure 98. Sinklim (TJ = 25 °C, VDD = 3.3 V) .......... 145
Figure 99. Slewlim (TJ = 25 °C, VDD = 3.3 V) .........145
Figure 100. Fast (TJ = 25 °C, VDD = 3.3 V) ............ 145
Figure 101. Sinklim (TJ = 125 °C, VDD = 3.0 V) ...... 145
Figure 102. Slewlim (TJ = 125 °C, VDD = 3.0 V) ..... 145
Figure 103. Fast (TJ = 125 °C, VDD = 3.0 V) .......... 145
Figure 104. Package Parasitics .............................. 196
相关PDF资料
PDF描述
OR4E041BA352-DB FPGA, 1296 CLBS, 380000 GATES, PBGA352
OR4E041BM416-DB FPGA, 1296 CLBS, 380000 GATES, PBGA416
OR4E041BM680-DB FPGA, 1296 CLBS, 380000 GATES, PBGA680
OR4E042BA352-DB FPGA, 1296 CLBS, 380000 GATES, PBGA352
OR4E042BM416-DB FPGA, 1296 CLBS, 380000 GATES, PBGA416
相关代理商/技术参数
参数描述
OR3T55-4BA256I 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA)
OR3T55-4PS208I 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA)
OR3T55-4PS240I 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA)
OR3T55-5BA256 制造商:AGERE 制造商全称:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
OR3T55-5BA256I 制造商:AGERE 制造商全称:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*