SC1201UCL-266F PDF资料下载(294/465 页)32-BIT, 266 MHz, MICROPROCESSOR, PBGA432

您好，
买卖IC网欢迎您。
请登录
免费注册

您现在的位置：买卖IC网 > PDF目录98078 > SC1201UCL-266F (ADVANCED MICRO DEVICES INC) 32-BIT, 266 MHz, MICROPROCESSOR, PBGA432 PDF资料下载

参数资料

型号：	SC1201UCL-266F
厂商：	ADVANCED MICRO DEVICES INC
元件分类：	微控制器/微处理器
英文描述：	32-BIT, 266 MHz, MICROPROCESSOR, PBGA432
封装：	40 X 40 MM, 1.72 MM HEIGHT, 1.27 MM PITCH, LEAD FREE, MO-151, EBGA-432
文件页数：	294/465页
文件大小：	4068K
代理商：	SC1201UCL-266F

第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页当前第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页

AMD Geode SC1200/SC1201 Processor Data Book

363

Video Processor Module - Video Processor Registers - Function 4

Revision 7.1

19:16

CLK_SEL (Clock Select). Selects frequency (in MHz) of the display clock.

0000: 25.175

0100: 50

1000: 65

1100: 108

0001: 31.5

0101: 49.5

1001: 75

1101: 135

0010: 36

0110: 56.25

1010: 78.5

1110: 27

0011: 40

0111: 44.9

1011: 94.5

1111: 24.923052

LFTC (Loop Filter Time Constant). This bit should be set when m (bits [14:8]) value is higher than 30.

14:8

m (Defines m PLL2 Value). Relevant when SEL_REG_CAL (bit 20) = 1. The following formula is used for calculating the

frequency using m and n values:

Fvco

= OSCCLK * Km/Kn

= m + 1

= n + 1

OSCCLK = 27 MHz

7:4

Reserved.

3:0

n (Defines n PLL2 Value). Relevant when SEL_REG_CAL (bit 20) = 1. The following formula is used for calculating the fre-

quency using m and n values:

Fvco

= OSCCLK * Km/Kn

= m + 1

= n + 1

OSCCL

= 27 MHz

Offset 30h-33h

Reserved

Reset Value: 00000000h

Offset 34h-37h

Reserved

Reset Value: 00000000h

Offset 38h-3Bh

Reserved

Reset Value: 00000000h

Offset 3Ch-3Fh

Video Downscaler Control Register (R/W)

Reset Value: 00000000h

Controls the characteristics of the integrated video downscaler.

31:7

Reserved.

DTS (Downscale Type Select).

0: Type A (Downscale formula is 1/m+1, m pixels are dropped, 1 pixel is kept).

1: Type B (Downscale formula is m/m+1, m pixels are kept, 1 pixel is dropped).

Reserved.

4:1

DFS (Downscale Factor Select). Determines the downscale factor to be programmed into these bits, where m is used to

derive the desired downscale factor depending on bit 6 (DTS).

DCF (Downscaler and Filtering). Enables/disables downscaler and filtering logic.

0: Disable.

1: Enable.

Note:

No downscaling support for RGB 5:6:5 and YUV 4:2:0 video formats.

Offset 40h-43h

Video Downscaler Coefficient Register (R/W)

Reset Value: 00000000h

Indicates filter coefficients. The filters can be programmed independently to increase video quality when the downscaler is implemented.

Valid values for each filter coefficient are 0-15. The sum of coefficients must be 16. FLT_CO_4 is used with the earliest pixels and

FLT_CO_1 is used with the latest. Only luminance values of pixels are filtered.