参数资料
型号: SC1201UCL-266F
厂商: ADVANCED MICRO DEVICES INC
元件分类: 微控制器/微处理器
英文描述: 32-BIT, 266 MHz, MICROPROCESSOR, PBGA432
封装: 40 X 40 MM, 1.72 MM HEIGHT, 1.27 MM PITCH, LEAD FREE, MO-151, EBGA-432
文件页数: 81/465页
文件大小: 4068K
代理商: SC1201UCL-266F
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页当前第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页
AMD Geode SC1200/SC1201 Processor Data Book
171
Core Logic Module
Revision 7.1
6.2.5.6
ROM Interface
The Core Logic module positively decodes memory
addresses
000F0000h-000FFFFFh
(64
KB)
and
FFFC0000h-FFFFFFFFh (256 KB) at reset. These memory
cycles cause the Core Logic module to claim the cycle, and
generate an ISA bus memory cycle with ROMCS#
asserted. The Core Logic module can also be configured to
respond to memory addresses FF000000h-FFFFFFFFh
(16 MB) and 000E0000h-000FFFFFh (128 KB).
8- or 16-bit wide ROM is supported. BOOT16 strap deter-
mines the width after reset. MCR[14,3] (Offset 34h) in the
General Configuration Block (see Table 4-2 on page 92 for
bit details) allows program control of the width.
Flash ROM is supported in the Core Logic module by
enabling the ROMCS# signal on write accesses to the
ROM region. Normally only read cycles are passed to the
ISA bus, and the ROMCS# signal is suppressed for write
cycles. When the ROM Write Enable bit (F0 Index 52h[1])
is set, a write access to the ROM address region causes a
write cycle to occur with MEMW#, WR# and ROMCS#
asserted.
6.2.5.7
PCI and Sub-ISA Signal Cycle Multiplexing
The SC1200/SC1201 processor multiplexes most PCI and
Sub-ISA signals on the balls listed in Table 6-3, in order to
reduce the number of balls on the device. Cycle multiplex-
ing is on a bus-cycle by bus-cycle basis (see Figure 6-6 on
page 172), where the internal Core Logic PCI bridge arbi-
trates between PCI cycles and Sub-ISA cycles. Other PCI
and Sub-ISA signals remain non-shared, however, some
Sub-ISA signals may be muxed with GPIO.
Sub-ISA cycles are only generated as a result of GX1 mod-
ule accesses to the following addresses or conditions:
ROMCS# address range.
DOCCS# address range.
IOCS0# address range.
IOCS1# address range.
An I/O write to address 80h or to 84h.
Internal ISA is programmed to be the subtractive decode
agent and no other agents claim the cycle.
If the Sub-ISA and PCI bus have more than four compo-
nents, the Sub-ISA components can be buffered using
74HCT245 or 74FCT245 type transceivers. The RD# (an
AND of IOR#, MEMR#) signal can be used as DIR control
while TRDE# is used as enable control.
Table 6-3. Cycle Multiplexed PCI / Sub-ISA Balls
PCI
Sub-ISA
Ball No.
EBGA
TEPBGA
AD0
A0
A17
U1
AD1
A1
D16
P3
AD2
A2
A18
U3
AD3
A3
A15
N1
AD4
A4
A16
P1
AD5
A5
A14
N3
AD6
A6
C15
N2
AD7
A7
B14
M2
AD8
A8
C14
M4
AD9
A9
B13
L2
AD10
A10
C13
L3
AD11
A11
C12
K1
AD12
A12
L4
AD13
A13
C11
J1
AD14
A14
A11
K4
AD15
A15
B10
J3
AD16
A16
A7
E1
AD17
A17
C7
F4
AD18
A18
D7
E3
AD19
A19
A6
E2
AD20
A20
D6
D3
AD21
A21
C6
D1
AD22
A22
A5
D2
AD23
A23
F4
B6
AD24
D0
C5
C2
AD25
D1
D5
C4
AD26
D2
A4
C1
AD27
D3
B4
D4
AD28
D4
C4
B4
AD29
D5
A3
B3
AD30
D6
C2
A3
AD31
D7
B3
D5
C/BE0#
D8
A13
L1
C/BE1#
D9
A10
J2
C/BE2#
D10
D8
F3
C/BE3#
D11
A8
H4
PAR
D12
C10
J4
TRDY#
D13
B8
F1
IRDY#
D14
C8
F2
STOP#
D15
D9
G1
DEVSEL#
BHE#
B5
E4
相关PDF资料
PDF描述
SC12484CV-80 PALETTE-DAC DSPL CTLR, PQCC44
SC11483CV-110 PALETTE-DAC DSPL CTLR, PQCC44
SC11483CV-80 PALETTE-DAC DSPL CTLR, PQCC44
SC12482CV-80 PALETTE-DAC DSPL CTLR, PQCC44
SC12483CV-66 PALETTE-DAC DSPL CTLR, PQCC44
相关代理商/技术参数
参数描述
SC1201UFH-266 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Advanced Micro Devices 功能描述: 制造商:AMD 功能描述:
SC1201UFH-266B 制造商:Rochester Electronics LLC 功能描述:- Bulk
SC1201UFH-266F 制造商:Rochester Electronics LLC 功能描述:- Bulk
SC1201UFH-266FR 制造商:Rochester Electronics LLC 功能描述:- Bulk
SC1202 制造商:SEMTECH 制造商全称:Semtech Corporation 功能描述:600mA Low Dropout Positive Voltage Regulator