- 您现在的位置：买卖IC网 > PDF目录11820 > SCC68692E1N40,602 (NXP Semiconductors)IC DUART 40DIP PDF资料下载
参数资料
| 型号： | SCC68692E1N40,602 |
| 厂商： | NXP Semiconductors |
| 文件页数： | 11/28页 |
| 文件大小： | 0K |
| 描述： | IC DUART 40DIP |
| 标准包装： | 9 |
| 特点： | 故障启动位检测 |
| 通道数： | 2，DUART |
| FIFO's： | 3 位 |
| 电源电压： | 5V |
| 带并行端口： | 是 |
| 带自动流量控制功能： | 是 |
| 带故障启动位检测功能： | 是 |
| 带CMOS： | 是 |
| 安装类型： | 通孔 |
| 封装/外壳： | 40-DIP（0.600"，15.24mm） |
| 供应商设备封装： | 40-DIP |
| 包装： | 管件 |
| 其它名称： | 935027050602 SCC68692E1N40 SCC68692E1N40-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页当前第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页
Philips Semiconductors
Product data
SCC68692
Dual asynchronous receiver/transmitter (DUART)
2004 Mar 03
19
SD00028
RESET
tRES
Figure 3. Reset Timing
X1/CLK
A1–A4
RWN
CSN
D0–D7
DTACKN
tCSC
tAS
tRWS
tDF
tDAT
tDAH
tRWH
tCSW
tDD
tCSD
tDAL
tDCR
tAH
DATA VALID
NOT
VALID
tDA
NOTE: DACKN low requires two rising edges of X1 clock after CSN is low.
SD00147
Figure 4. Bus Timing (Read Cycle)
X1/CLK
A1–A4
RWN
CSN
D0–D7
DTACKN
tCSC
tAS
tRWS
tDH
tDAT
tDAH
tRWH
tCSW
tDS
tCSD
tDCW
tAH
NOTE: DACKN low requires two rising edges of X1 clock after CSN is low.
SD00148
Figure 5. Bus Timing (Write Cycle)
相关PDF资料 |
PDF描述 |
|---|---|
| SCC2692AE1N40,602 | IC DUART 40-DIP |
| SC16C654BIEC,551 | IC UART QUAD W/FIFO 64-LFBGA |
| ATMEGA644PA-AUR | IC MCU AVR 64K FLASH 44TQFP |
| SC16C554BIB80,551 | IC UART QUAD SOT315-1 |
| XR16C854CQTR-F | IC UART FIFO 128B QUAD 100QFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SCC7600003 | 制造商:Denon Electronics 功能描述:GRILL ASS'YSCC76 |
| SCC76BK003 | 制造商:Denon 功能描述:GRILLE ASSY, DENON |
| SCC9521002-01B | 制造商:AIMTEC 制造商全称:AIMTEC 功能描述:Rad. Tolerant 8-bit ROMless Microcontroller |
| SCC9521002-02B | 制造商:AIMTEC 制造商全称:AIMTEC 功能描述:Rad. Tolerant 8-bit ROMless Microcontroller |
| SCCA-1-01 | 制造商:Richco 功能描述:STANDOFF CABLE CLIP NAT 4MM SPC |
发布紧急采购，3分钟左右您将得到回复。