- 您现在的位置：买卖IC网 > PDF目录98081 > SIO10N268-NU (STANDARD MICROSYSTEMS CORP) MULTIFUNCTION PERIPHERAL, PQFP128 PDF资料下载
参数资料
| 型号： | SIO10N268-NU |
| 厂商： | STANDARD MICROSYSTEMS CORP |
| 元件分类： | 外设及接口 |
| 英文描述： | MULTIFUNCTION PERIPHERAL, PQFP128 |
| 封装： | 14 X 14 MM, 1MM THICKNESS, GREEN, TQFP-128 |
| 文件页数： | 171/251页 |
| 文件大小： | 1384K |
| 代理商： | SIO10N268-NU |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页当前第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页
Advanced Notebook I/O for ISA or LPC Designs
Datasheet
Rev. 0.5 (03-24-05)
Page 26
SMSC SIO10N268
DATASHEET
Note 4.2
The LPCPD# pin may be tied high. The LPC interface will function properly if the PCI_RESET# signal
follows the protocol defined for the LRESET# signal in the “Low Pin Count Interface Specification”.
Note 4.3
If the 32kHz input clock is not used the CLKI32 pin must be grounded. There is a bit in the configuration
register at CR1E that determines whether the 32KHz clock input is used as the clock source for the WDT
and the LED’s. Set this bit to ‘1’ if the clock is not connected.
Note 4.4
The FDD output pins multiplexed in the PARALLEL PORT INTERFACE are OD drivers only and are not
affected by the FDD Output Driver Controls (see subsection CR05 in the Configuration section).
Note 4.5
Active (push-pull) output drivers are required on these pins in the enhanced parallel port modes.
Note 4.6
The nRTS1/SYSOPT pin requires an external pulldown resistor to put the base I/O address for
configuration at 0x02E.
An external pullup resistor is required to move the base I/O address for
configuration to 0x04E.
Note 4.7
The GP21/IRTX2/WDT pin is tristate when VCC=0. The pin comes up as an output and low following a
VCC POR and Hard Reset if configured for IRTX2 function. The GP21/IRTX2/WDT pin will remain low
following a power-up (VCC POR) if configured for IRTX2 until serial port 2 is enabled by setting the
UART2 Power bit to ‘1’. Once the power has been applied the pin will reflect the state of the IR transmit
output of the IRCC block. If this pin is configured for GPIO function, the pin will reflect the state of the
GPIO on a VCC POR.
Note 4.8
The GP53/TXD2/IRTX pin defaults to tristate when the part is under VTR power (VCC=0). The pin
comes up tristate following a VTR POR, VCC POR, and Hard Reset.
If the pin is configured for
alternate functions TXD2 or IRTX the GP53/TXD2/IRTX pin will remain tristate following a power-up
(VCC POR) until the UART2 Power bit is set to ‘1’. Once the power has been applied to the UART, the
pin will reflect the current state of the output transmit buffer. If this pin is configured for GPIO function,
the pin will reflect the state of the GPIO on a VCC POR.
Note 4.9
VTR can be connected to VCC if no wakeup functionality is required.
Note 4.10
VCC must not be greater than 0.5V above VTR.
Note 4.11
The nLED1 pin is powered by VCC and can only be controlled when the part is under VCC power.
Note 4.12
The nLED2 pin is powered by VTR so that the LED can be controlled when the part is under VTR power.
Note 4.13
The LPC_ISA pin may be connected directly to VCC to select ISA Mode (a pull-up is not recommended,
but one less than 1k ohms can be used). It can either be left unconnected or connected to ground to
select LPC Mode. The pin has a 30uA internal pulldown.
Note 4.14
These GPIO pins only have push-pull buffers. They cannot be configured for open drain outputs.
Note 4.15
MEMEN is a strapping option to enable/disable memory decoding on the LPC interface for the X-Bus.
When MEMEN is asserted (high), the LPC interface will decode memory or FWH addresses for the X-
Bus. When MEMEN is deasserted (low), the LPC interface will not decode memory or FWH addresses
Note 4.16
FWHSEL is a strapping option to determine the type of memory cycle decoded when the MEMEN
strapping option is asserted.
Assuming X-Bus memory cycles are enabled (MEMEN = 1), when
FWHSEL is asserted (high) FWH memory cycles are decoded for the X-Bus. When FWHSEL is
deasserted (low), LPC memory cycles are decoded for the X-Bus. If MEMEN=0, FWHSEL is has no
effect (i.e., Don’t Care).
Note 4.17
These pins have input buffers into the wakeup logic that are powered by VTR.
相关PDF资料 |
PDF描述 |
|---|---|
| SIS300 | GRAPHICS PROCESSOR, PBGA365 |
| SK12430PJT | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
| SK12439PJ | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
| SK12439PJT | 800 MHz, OTHER CLOCK GENERATOR, PQCC28 |
| SL15100ZIT-XXX | 200 MHz, OTHER CLOCK GENERATOR, PDSO8 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SIO665GT | 功能描述:界面开发工具 Evaluation Board RoHS:否 制造商:Bourns 产品:Evaluation Boards 类型:RS-485 工具用于评估:ADM3485E 接口类型:RS-485 工作电源电压:3.3 V |
| SIO666GT | 功能描述:界面开发工具 Evaluation Board RoHS:否 制造商:Bourns 产品:Evaluation Boards 类型:RS-485 工具用于评估:ADM3485E 接口类型:RS-485 工作电源电压:3.3 V |
| SIO669 | 功能描述:界面开发工具 Evaluation Board RoHS:否 制造商:Bourns 产品:Evaluation Boards 类型:RS-485 工具用于评估:ADM3485E 接口类型:RS-485 工作电源电压:3.3 V |
| SIOLS1000V2 | 制造商:SECELECTRONICS 制造商全称:SECELECTRONICS 功能描述:Current Sensors |
| SIOLS2000V2 | 制造商:SECELECTRONICS 制造商全称:SECELECTRONICS 功能描述:Current Sensors |
发布紧急采购，3分钟左右您将得到回复。