Table of Contents
198
2/198
1 INTRODUCTION . . . . . . . . . . . . . . . . . . . . . . . . ... . . . . . . . . . ... .. .. ... .. . ... .. . . ... .. . 7
2 PIN DESCRIPTION . . . . . . . . . . . . .... . ... .. . . .. .... .... .. . . . . . . . . . . . . . ... .. . .... . 8
3 REGISTER & MEMORY MAP . . . .... .. . . . . . . . . .... . ... .. .. .. . .... ... . . . . . . . . . . . . 14
4 FLASH PROGRAM MEMORY . . . . . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... .. . . .. . 18
4.1
INTRODUCTION . .... .. . .... . ... .. .. ... ... . . . . . . . . ... .. . . ... . ... . . . . ... 18
4.2
MAIN FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... .. . . . . . . . . . . 18
4.3
STRUCTURE . . . .... ... . . . . . . . . ... .. . . ... . . . .... . . . .... .... .. . .... .. . . . 18
4.4
PROGRAM MEMORY READ-OUT PROTECTION . . . . . . . . . . . . . . . . . . . . . . . . ... .. 18
4.5
ICP (IN-CIRCUIT PROGRAMMING) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... 19
4.6
IAP (IN-APPLICATION PROGRAMMING) . .... . ... .. .. .. .... . . . ... . . . . . . . . . . 20
4.6.1
Register Description . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 20
5 CENTRAL PROCESSING UNIT . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . 21
5.1
INTRODUCTION . .... .. . .... . ... .. .. ... ... . . . . . . . . ... .. . . ... . ... . . . . ... 21
5.2
MAIN FEATURES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... .. . . . . . . . . . . 21
5.3
CPU REGISTERS . . . . . . . . . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 21
6 SUPPLY, RESET AND CLOCK MANAGEMENT . . . . .... ... . . . . . . . . . . . . . . . . . . . . ... .. 24
6.1
PHASE LOCKED LOOP . . . . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 24
6.2
MULTI-OSCILLATOR (MO) . . . . . . . . . . . . . . . .... ... . . . . . . . . . . . . . . . . . . . . ... .. 25
6.3
RESET SEQUENCE MANAGER (RSM) . . . . . .... ... . . . . . . . . . . . . . . . . . .. . ... .. 26
6.3.1
Introduction . . . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . . . . ... .. 26
6.3.2
Asynchronous External RESET pin . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 27
6.3.3
Internal Low Voltage Detection RESET . . . . . . . . . . . . . . . . . . . . . . .... . . ... .. 27
6.3.4
Internal Watchdog RESET . . . . . . ... . . . . . . . . . ... .. .. ... .. .. .... . . ... .. 27
6.4
SYSTEM INTEGRITY MANAGEMENT (SI) .... . ... .. .. .. .... . . . ... . . . . . . . . . . 28
6.4.1
Low Voltage Detector (LVD) . . . . . . . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 28
6.4.2
Auxiliary Voltage Detector (AVD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ... .. 29
6.4.3
Clock Security System (CSS) . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 31
6.4.4
Low Power Modes . . . . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 31
6.4.5
Register Description . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 32
7 INTERRUPTS . . .... .. . . . . . . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . 33
7.1
INTRODUCTION . .... .. . .... . ... .. .. ... ... . . . . . . . . ... .. . . ... . ... . . . . ... 33
7.2
MASKING AND PROCESSING FLOW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
7.3
INTERRUPTS AND LOW POWER MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
7.4
CONCURRENT & NESTED MANAGEMENT . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . 35
7.5
INTERRUPT REGISTER DESCRIPTION . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 36
7.6
EXTERNAL INTERRUPTS . . . . . . . . . . . . . .... . ... .. . . . . .... . . . . .. . . . . . . . . . . 37
7.6.1
I/O Port Interrupt Sensitivity . . . . . . . . . . . . . . . . . . . . . . .... .... .. . . . . . . . . . . 37
7.7
EXTERNAL INTERRUPT CONTROL REGISTER (EICR) . . . .... .... .. . . . . . . . . . . 38
8 POWER SAVING MODES . . . . . . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 41
8.1
INTRODUCTION . .... .. . .... . ... .. .. ... ... . . . . . . . . ... .. . . ... . ... . . . . ... 41
8.2
SLOW MODE . . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 41
8.3
WAIT MODE . . . . . . . . . . . .... . ... .. . . ... ... . ... .. . . ... .. . . ... . ... .. .. ... 42
8.4
ACTIVE-HALT AND HALT MODES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
2