STM32W108HBU7 PDF资料下载(169/198 页)SPECIALTY MICROPROCESSOR CIRCUIT, QCC40

您好，
买卖IC网欢迎您。
请登录
免费注册

您现在的位置：买卖IC网 > PDF目录25648 > STM32W108HBU7 (STMICROELECTRONICS) SPECIALTY MICROPROCESSOR CIRCUIT, QCC40 PDF资料下载

参数资料

型号：	STM32W108HBU7
厂商：	STMICROELECTRONICS
元件分类：	微控制器/微处理器
英文描述：	SPECIALTY MICROPROCESSOR CIRCUIT, QCC40
封装：	6 X 6 MM, 0.50 MM PITCH, ROHS COMPLIANT, VFQFPN-40
文件页数：	169/198页
文件大小：	2871K
代理商：	STM32W108HBU7

第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页当前第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页

Serial interfaces

STM32W108CB, STM32W108HB

72/198

Doc ID 16252 Rev 3

9.4.2

Operation

When the slave select (nSSEL) signal is asserted by the master, SPI transmit data is driven

to the output pin MISO, and SPI data is received from the input pin MOSI. The nSSEL pin

has to be asserted to enable the transmit serializer to drive data to the output signal MISO.

A falling edge on nSSEL resets the SPI slave shift registers.

Characters transmitted and received by the SPI slave controller are buffered in the transmit

and receive FIFOs that are both 4 entries deep. When software writes a character to the

SCx_DATA register, it is pushed onto the transmit FIFO. Similarly, when software reads from

the SCx_DATA register, the character returned is pulled from the receive FIFO. If the

transmit and receive DMA channels are used, the DMA channels also write to and read from

the transmit and receive FIFOs.

Characters received are stored in the receive FIFO. Receiving characters sets the

SC_SPIRXVAL bit in the SCx_SPISTAT register, to indicate that characters can be read

from the receive FIFO. Characters received while the receive FIFO is full are dropped, and

the SC_SPIRXOVF bit in the SCx_SPISTAT register is set. The receive FIFO hardware

generates the INT_SCRXOVF interrupt, but the DMA register will not indicate the error

condition until the receive FIFO is drained. Once the DMA marks a receive error, two

conditions will clear the error indication: setting the appropriate SC_TX/RXDMARST bit in

the SCx_DMACTRL register, or loading the appropriate DMA buffer after it has unloaded.

Receiving a character causes the serial transmission of a character pulled from the transmit

FIFO. When the transmit FIFO is empty, a transmit underrun is detected (no data in transmit

FIFO) and the INT_SCTXUND bit in the INT_SCxFLAG register is set. Because no

character is available for serialization, the SPI serializer retransmits the last transmitted

character or a busy token (0xFF), determined by the SC_SPIRPT bit in the SCx_SPICFG

When the transmit FIFO and the serializer are both empty, writing a character to the transmit

FIFO clears the SC_SPITXIDLE bit in the SCx_SPISTAT register. This indicates that not all

characters have been transmitted. If characters are written to the transmit FIFO until it is full,

Same as above except LSB first instead of MSB first.

The notation xxx means that the corresponding column header below is inserted to form the field name.

Table 16.

SPI slave mode formats

SCx_SPICFG

Frame format

SC_SPIxxx(1)

MST ORD PHA POL

TX[7]

RX[7]

TX[6]

RX[6]

TX[5]

RX[5]

TX[4]

RX[4]

TX[3]

RX[3]

TX[2]

RX[2]

TX[1]

RX[1]

TX[0]

RX[0]

nSSEL

SCLKin

MOSIin

MISOout