参数资料
型号: TMP19A71CYFG
厂商: Toshiba Corporation
英文描述: Zener Diode; Application: General; Pd (mW): 200; Vz (V): 22.93 to 23.96; Condition Iz at Vz (mA): 5; C (pF) max: -; Condition VR at C (V):   ESD (kV) min: -; Package: URP
中文描述: 32位RISC微处理器
文件页数: 48/402页
文件大小: 3621K
代理商: TMP19A71CYFG
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页当前第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页
TMP19A71
TMP19A71
7-7
7.8
Maskable Hardware Interrupts
7.8.1
Features
A maskable hardware interrupt (hereinafter referred to as hardware interrupt) is interrupt
request of 47 sources that can set the seven interrupt levels of priority order individually with an
interrupt controller (INTC).
Hardware interrupt requests are accepted when all the following conditions are met:
The IM[4:2] field of the CP0 Status register is set to 1.
The IE bit of the CP0 Status register is set to 1.
The ERL and EXL bits of the CP0 Status register are cleared to 0.
If two or more interrupt occur simultaneously, interrupt requests are accepted according to their
priority levels. If interrupt requests of the same interrupt level occur simultaneously, the interrupt
is accepted in ascending order starting with that of the smallest number (see Table 7.8.1).
When a hardware interrupt request is accepted, the EXL bit of the CP0 Status register is set to 1
to disable interrupts, and the CMASK field of the ILEV register is automatically updated to the
interrupt level of the accepted interrupt request. The IE bit of the CP0 Status register remains as
has been set when an interrupt request is accepted.
In hardware interrupts processing, each interrupt level is associated with a register bank called
Shadow Register Set. When an interrupt request is accepted, the register bank is switched to the
one whose number is the same number of corresponding interrupt level. Through this mechanism,
there is no need for user program to save the general-purposed register (GPR) contents elsewhere
upon interrupt response, thus a faster interrupt response is ensured. To use the Shadow Register
Set, the SSD bit of the CP0 SSCR register must be cleared to 0.
Once an interrupt request is accepted, further interrupt requests can be nested by clearing the
EXL bit of the CP0 Status register to 0 to enable interrupts. At this time, the CMASK bit of the
ILEV register of INTC is updated to the priority level whose interrupt request has been set, thus
allows only interrupt requests with higher priority levels than the one it has been accepting. For
details about interrupt nesting, refer to 7.8.9 Setting Example of Nesting Interrupt.
Using the CMASK bit of the ILEV register enables masking an interrupt request of lower
priority level than the masking level to a programmable.
All interrupt requests can be used for triggering DMA transfer.
Detailed operation of hardware interrupts is provided below. Also, refer to the chapter Exception
Handling Maskable Interrupts (Interrupts) of the separate volume, TX19 Core Architecture
相关PDF资料
PDF描述
TMP3120FE3M Telecomm/Datacomm
TMP3120FE3U Transient Voltage Suppressor Diodes
TMP320C40KGDCT FLOATING-POINT DIGITAL SIGNAL PROCESSOR KNOWN GOOD DIES
TMP320C6203GLS100 FIXED-POINT DIGITAL SIGNAL PROCESSOR
TMP320C6201GLS100 FIXED-POINT DIGITAL SIGNAL PROCESSOR
相关代理商/技术参数
参数描述
TMP1-R 制造商:Knitter-Switch 功能描述:Tube
TMP20 制造商:TI 制造商全称:Texas Instruments 功能描述:?±2.5?°C Low-Power, Analog Out TEMPERATURE SENSOR
TMP20AIDCKR 功能描述:板上安装温度传感器 Low-Power Ana Out Temp Sensor RoHS:否 制造商:Omron Electronics 输出类型:Digital 配置: 准确性:+/- 1.5 C, +/- 3 C 温度阈值: 数字输出 - 总线接口:2-Wire, I2C, SMBus 电源电压-最大:5.5 V 电源电压-最小:4.5 V 最大工作温度:+ 50 C 最小工作温度:0 C 关闭: 安装风格: 封装 / 箱体: 设备功能:Temperature and Humidity Sensor
TMP20AIDCKT 功能描述:板上安装温度传感器 Low-Power Ana Out Temp Sensor RoHS:否 制造商:Omron Electronics 输出类型:Digital 配置: 准确性:+/- 1.5 C, +/- 3 C 温度阈值: 数字输出 - 总线接口:2-Wire, I2C, SMBus 电源电压-最大:5.5 V 电源电压-最小:4.5 V 最大工作温度:+ 50 C 最小工作温度:0 C 关闭: 安装风格: 封装 / 箱体: 设备功能:Temperature and Humidity Sensor
TMP20AIDRLR 功能描述:板上安装温度传感器 Low-Power Ana Out Temp Sensor RoHS:否 制造商:Omron Electronics 输出类型:Digital 配置: 准确性:+/- 1.5 C, +/- 3 C 温度阈值: 数字输出 - 总线接口:2-Wire, I2C, SMBus 电源电压-最大:5.5 V 电源电压-最小:4.5 V 最大工作温度:+ 50 C 最小工作温度:0 C 关闭: 安装风格: 封装 / 箱体: 设备功能:Temperature and Humidity Sensor