ii
3.6
Undefined Instruction Interrupt (INTUNDEF)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.7
Address Trap Interrupt (INTATRAP)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.8
External Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.
Program Patch Logic
4.1
Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.2
Control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.3
Function
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.3.1
Address jump mode
................................................................................................................................ 50
4.3.1.1
Setting the registers
4.3.2
1-byte data replacement mode
............................................................................................................... 52
4.3.2.1
Setting the registers
4.3.3
2-byte data replacement mode
............................................................................................................... 53
4.3.3.1
Setting the registers
5.
Special Function Register (SFR)
5.1
SFR
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
5.2
DBR
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
6.
I/O Ports
6.1
Port P1 (P17 to P10)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
6.2
Port P2 (P22 to P20)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
6.3
Port P4 (P47 to P40)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
6.4
Port P5 (P52 to P50)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
6.5
Ports P6 (P67 to P60), P7 (P77 to P70), P8 (P87 to P80),
and P9 (P97 to P90)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
7.
Watchdog Timer (WDT)
7.1
Watchdog Timer Configuration
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
7.2
Watchdog Timer Control
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
7.2.1
Malfunction Detection Methods Using the Watchdog Timer
................................................................... 72
7.2.2
Watchdog Timer Enable
......................................................................................................................... 73
7.2.3
Watchdog Timer Disable
........................................................................................................................ 74
7.2.4
Watchdog Timer Interrupt (INTWDT)
...................................................................................................... 74
7.2.5
Watchdog Timer Reset
........................................................................................................................... 75
7.3
Address Trap
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
7.3.1
Selection of Address Trap in Internal RAM (ATAS)
................................................................................ 76
7.3.2
Selection of Operation at Address Trap (ATOUT)
.................................................................................. 76
7.3.3
Address Trap Interrupt (INTATRAP)
....................................................................................................... 76
7.3.4
Address Trap Reset
................................................................................................................................ 77
8.
Time Base Timer (TBT)
8.1
Time Base Timer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
8.1.1
Configuration
.......................................................................................................................................... 79
8.1.2
Control
.................................................................................................................................................... 79