参数资料
型号: TMP91FW60FG
元件分类: 微控制器/微处理器
英文描述: MICROCONTROLLER, PQFP100
封装: 14 X 14 MM, 0.50 MM PITCH, LEAD FREE, PLASTIC, LQFP-44
文件页数: 267/322页
文件大小: 4595K
代理商: TMP91FW60FG
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页当前第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页
Page 45
2007-10-15
TMP91FW60
3.3.6
Attention Point
The instruction execution unit and the bus interface unit of this CPU operate independently. Therefore,
immediately before an interrupt is generated, if the CPU fetches an instruction that clears the corresponding
interrupt request flag, the CPU may execute the instruction that clears the interrupt request flag (Note) between
accepting and reading the interrupt vector. In this case, the CPU reads the default vector 0008H and reads the
interrupt vector address FFFF08H.
To avoid the above problem, place instructions that clear interrupt request flags after a DI instruction. And in
the case of setting an interrupt enable again by EI instruction after the execution of clearing instruction, execute
EI instruction after clearing and more than 1-instructions (ex. “NOP” * 1 times). If executed EI instruction
without waiting NOP instruction after execution of clearing instruction, interrupt will be enable before request
flag is cleared.
In the case of changing the value of the interrupt mask register <IFF2:0> by execution of POP SR instruc-
tion, disable an interrupt by DI instruction before execution of POP SR instruction.
In addition, take care as the following 2 circuits are exceptional and demand special attention.
Note: The following instructions or pin input state changes are equivalent to instructions that clear the interrupt request flag.
INT0: Instructions which switch to level mode after an interrupt request has been generated in edge mode.
The pin input change from high to low after interrupt request has been generated in level mode. (H
→ L)
INTRXn: Instruction which reads the receive buffer.
INT0 level mode
In level mode INT0 is not an edge-triggered interrupt. Hence, in level mode the inter-
rupt request flip-flop for INT0 does not function. The peripheral interrupt request
passes through the S input of the flip-flop and becomes the Q output. If the interrupt
input mode is changed from edge mode to level mode, the interrupt request flag is
cleared automatically.
If the CPU enters the interrupt response sequence as a result of INT0 going from 0 to
1, INT0 must then be held at 1 until the interrupt response sequence has been com-
pleted. If INT0 is set to level mode so as to release a halt state, INT0 must be held at 1
from the time INT0 changes from 0 to 1 until the halt state is released. (Hence, it is
necessary to ensure that input noise is not interpreted as a 0, causing INT0 to revert to
0 before the halt state has been released.)
When the mode changes from level mode to edge mode, interrupt request flags which
were set in level mode will not be cleared. Interrupt request flags must be cleared
using the following sequence.
DI
LD (IIMC), 00H
; Switches interrupt input mode from level mode to edge mode.
LD (INTCLR), 0AH ; Clears interrupt request flag.
NOP
; Wait EI instruction
EI
INTRXn
The interrupt request flip-flop can only be cleared by reset or by reading the serial
channel receive buffer. It cannot be cleared by writing INTCLR register.
相关PDF资料
PDF描述
TMPG06-24A-4 400 W, UNIDIRECTIONAL, SILICON, TVS DIODE
TMPG06-8.2A-23 400 W, UNIDIRECTIONAL, SILICON, TVS DIODE
TMPZ5250LR 20 V, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, TO-236AB
TMPZ5233R 6 V, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE, TO-236AA
TMRAC14PJTCH1VL 14 CONTACT(S), MALE, MULTIWAY RACK AND PANEL CONN
相关代理商/技术参数
参数描述
TMP91FW60FG(JZ) 功能描述:16位微控制器 - MCU TLCS900/L1 128K Flash RoHS:否 制造商:Texas Instruments 核心:RISC 处理器系列:MSP430FR572x 数据总线宽度:16 bit 最大时钟频率:24 MHz 程序存储器大小:8 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:2 V to 3.6 V 工作温度范围:- 40 C to + 85 C 封装 / 箱体:VQFN-40 安装风格:SMD/SMT
TMP91FW60GF(B,CJZ) 制造商:Toshiba America Electronic Components 功能描述:IC MCU 16BIT FLASH 128KB 100LQFP
TMP91FY12AF 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:Quality And Reliability Assurance / Handling Precautions
TMP91FY22F 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:Quality And Reliability Assurance / Handling Precautions
TMP91FY22FG 功能描述:IC MCU FLASH 16BIT 256K 100QFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器, 系列:TLCS-900/L1 标准包装:330 系列:- 核心处理器:- 芯体尺寸:8/16-位 速度:40MHz 连通性:UART/USART 外围设备:DMA,PWM,WDT 输入/输出数:32 程序存储器容量:- 程序存储器类型:外部程序存储器 EEPROM 大小:- RAM 容量:- 电压 - 电源 (Vcc/Vdd):4.5 V ~ 5.5 V 数据转换器:- 振荡器型:内部 工作温度:-40°C ~ 85°C 封装/外壳:100-BQFP 包装:管件