- 您现在的位置：买卖IC网 > PDF目录382626 > TMPR3912XB-75 Microprocessor PDF资料下载
参数资料
| 型号： | TMPR3912XB-75 |
| 英文描述： | Microprocessor |
| 中文描述： | 微处理器 |
| 文件页数： | 146/230页 |
| 文件大小： | 1451K |
| 代理商： | TMPR3912XB-75 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页当前第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页
TOSHIBA
TMPR3904F Rev. 2.0
138
26
10.4.2 Transfer requests
In order to conduct a data transfer by the DMAC, it is necessary to generate a transfer request to
the DMAC. There are two kinds in the DMAC’s transfer requests--an internal transfer request
and an external transfer request. The transfer requests can be set up for each channel.
For either transfer request, if a transfer request occurs after the channel operation is started, the
DMAC is granted the bus ownership to conduct the data transfer.
Internal transfer request
If “1” is set to the Str bit of the CCR when the ExR bit of the CCRn is 0, a transfer request
occurs immediately. This transfer request is called the internal transfer request.
In the internal transfer request, a transfer request exists until the channel operation has
completed so that data are transferred consecutively unless a shift to a channel whose priority is
higher or a shift of the bus ownership to a bus master whose priority is higher occurs.
External transfer request
When the ExR bit of the CCRn is 1, if a transfer request is informed from the external circuit
through the DREQn signal that supports to the channel after the Str bit of the CCR has been set
to 1 and the channel has become the wait status, a transfer request is generated. This transfer
request is called the external transfer request. The external transfer request is used for the
transfer between a memory and an I/O device.
In the acknowledgment method of the DREQn signal, there are an edge mode that acknowledges
edges and a level mode that acknowledges levels. The polarity of the edge or level that is to be
acknowledged by the PosE bit of the CCRn can be designated.
The data transfer unit for one transfer request is designated in the TrSiz field of the CCRn.
Either 32-bit, 16-bit, or 8-bit can be designated.
In the edge mode, it is necessary at each transfer request to deassert the DREQn signal and then
to assert it to made a valid edge; however, in the level mode, consecutive transfer requests can
be acknowledged by maintaining the valid level.
Do not write “1” into the stop bit in the channel control register during continuous transfer in the
level mode. If it is necessary to suspend a data transfer by the stop bit in the level mode, the
DREQn signal must be asserted and deasserted for each word transferred.
There are two DMAC operation, synchronized to the SYSCLK and to the internal clock
(GCLK). The SYSCLK and GCLK is the same in the full speed bus mode. On the other hand,
it is necessary to take care of the external signals in the half speed bus mode.
- DREQn (input)
相关PDF资料 |
PDF描述 |
|---|---|
| TMPR3912XB-92 | Microprocessor |
| TMPR3916F | MICROPROCESSOR|32-BIT|CMOS|QFP|208PIN|PLASTIC |
| TMPR3922AU | 32-Bit Microprocessor |
| TMPR4927ATB-200 | MICROPROCESSOR|64-BIT|CMOS|BGA|420PIN|PLASTIC |
| TMPR4955AF-167 | Microcontroller |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMPR3912XB-92 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Microprocessor |
| TMPR3916 | 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:32-Bit TX System RISC TX39 Family TMPR3916 |
| TMPR3916F | 制造商:未知厂家 制造商全称:未知厂家 功能描述:MICROPROCESSOR|32-BIT|CMOS|QFP|208PIN|PLASTIC |
| TMPR3916F(Z) | 功能描述:微处理器 - MPU 32-bit MIPS RISC Processor RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324 |
| TMPR3922AU | 制造商:未知厂家 制造商全称:未知厂家 功能描述:32-Bit Microprocessor |
发布紧急采购，3分钟左右您将得到回复。