参数资料
型号: TMPR3912XB-75
英文描述: Microprocessor
中文描述: 微处理器
文件页数: 76/230页
文件大小: 1451K
代理商: TMPR3912XB-75
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页当前第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页
TOSHIBA
TMPR3904F Rev. 2.0
68
8.5.4
32/16-bit static bus sizing
Supports the DRAM of 16-bit bus width by setting up 16BUS0 and 16BUS1 of the DCCRn
(n=1,0).
32-bit Bus Access
Indicates that the DRAM connected to the channel is 32-bit bus when the 16BUSn of the
DRAM channel control register is 0. It can conduct the most efficient memory access.
Word/triple-byte access with 16-bit width DRAM
Indicates that the DRAM connected to the channel is 16-bit bus when the 16BUSn of the
DRAM channel control register is 1. At this time, the DRAMC conducts a memory access twice
at the timing set up in the register when a word or triple-byte access is requested. The second
access shall be page mode.
Half-word/byte access with 16-bit width DRAM
If a half-word or byte access is requested when the 16BUSn of the DRAM channel control
register is 1, the DRAMC conducts a memory access once at the timing set up in the register.
8.5.5
Support for external bus master
In the TX3904, the DRAM memory address is multiplexed with the address bus signal. When
the external bus master conducts a memory access using the DRAMC, it is necessary to avoid
conflicts between the DRAM memory address output and the address signal that is output by the
external bus master.
The external bus master is expected to manage not to generate a page hit miss when it uses the
DRAMC. The accessing address must be word (32-bit) boundary. The number of data transfer
in burst mode must be a multiple of 32 bits.
8.5.6
Support for half speed bus
The signals generated for DRAM (address, data, RAS* and CAS*) is synchronized to a rising
edge of a processor clock (internal clock) in half speed bus mode. So these signals are not
synchronized to a rising edge of the SYSCLK.
When the external bus master conducts a memory access through the DRAMC in the half speed
mode, set up a wait in the DRAMC channel control register such that the number of the DRAM
access cycles (the number of GCLK cycles) is an even number.
相关PDF资料
PDF描述
TMPR3912XB-92 Microprocessor
TMPR3916F MICROPROCESSOR|32-BIT|CMOS|QFP|208PIN|PLASTIC
TMPR3922AU 32-Bit Microprocessor
TMPR4927ATB-200 MICROPROCESSOR|64-BIT|CMOS|BGA|420PIN|PLASTIC
TMPR4955AF-167 Microcontroller
相关代理商/技术参数
参数描述
TMPR3912XB-92 制造商:未知厂家 制造商全称:未知厂家 功能描述:Microprocessor
TMPR3916 制造商:TOSHIBA 制造商全称:Toshiba Semiconductor 功能描述:32-Bit TX System RISC TX39 Family TMPR3916
TMPR3916F 制造商:未知厂家 制造商全称:未知厂家 功能描述:MICROPROCESSOR|32-BIT|CMOS|QFP|208PIN|PLASTIC
TMPR3916F(Z) 功能描述:微处理器 - MPU 32-bit MIPS RISC Processor RoHS:否 制造商:Atmel 处理器系列:SAMA5D31 核心:ARM Cortex A5 数据总线宽度:32 bit 最大时钟频率:536 MHz 程序存储器大小:32 KB 数据 RAM 大小:128 KB 接口类型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作电源电压:1.8 V to 3.3 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-324
TMPR3922AU 制造商:未知厂家 制造商全称:未知厂家 功能描述:32-Bit Microprocessor