- 您现在的位置：买卖IC网 > PDF目录1970 > TMS320VC5409GGU100 (Texas Instruments)IC DIG SIG PROCESSOR 144-BGA PDF资料下载
参数资料
| 型号： | TMS320VC5409GGU100 |
| 厂商： | Texas Instruments |
| 文件页数： | 89/93页 |
| 文件大小： | 0K |
| 描述： | IC DIG SIG PROCESSOR 144-BGA |
| 标准包装： | 160 |
| 系列： | TMS320C54x |
| 类型： | 定点 |
| 接口： | 主机接口，McBSP |
| 时钟速率： | 100MHz |
| 非易失内存： | ROM（32 kB） |
| 芯片上RAM： | 64kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.80V |
| 工作温度： | -40°C ~ 100°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 144-LFBGA |
| 供应商设备封装： | 144-BGA MICROSTAR（12x12） |
| 包装： | 托盘 |
| 配用： | 296-15829-ND - DSP STARTER KIT FOR TMS320C5416 |
| 其它名称： | 296-10763 296-10763-5 296-10763-5-ND |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页当前第89页第90页第91页第92页第93页
Tables
9
April 1999 Revised October 2008
SPRS082F
List of Tables
Table
Page
21
Pin Assignments for the GGU (144-Pin BGA Package)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
22
Terminal Functions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
31
Software Wait-State Register (SWWSR) Bit Fields
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
32
Software Wait-State Configuration Register (SWCR) Bit Fields
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
33
Bank-Switching Control Register Fields
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
34
CPU Memory-Mapped Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
35
Standard On-Chip ROM Layout
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
36
Bus Holder Control Bits
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
37
Pin Control Register (PCR) Bit Field Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
38
Sample Rate Generator Clock Input Options
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
39
Sample Rate Generator Register 2 (SRGR2) Bit Field Descriptions
. . . . . . . . . . . . . . . . . . . . . . . . .
310
McBSP Control Registers and Subaddresses
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
311
Clock Mode Settings at Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
312
DMA Interrupts
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
313
DMA Synchronization Events
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
314
DMA Channel Interrupt Selection
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
315
DMA Subbank Addressed Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
316
Peripheral Memory-Mapped Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
317
Interrupt Locations and Priorities
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
318
IFR and IMR Register Bit Fields
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
51
Recommended Operating Conditions of Internal Oscillator With External Crystal
. . . . . . . . . . . . .
52
Divide-By-Two/Divide-By-Four Clock Option (PLL Disabled) Timing Requirements
. . . . . . . . . . . .
53
Divide-By-Two/Divide-By-Four Clock Option (PLL Disabled) Switching Characteristics
. . . . . . . .
54
Multiply-By-N Clock Option (PLL Enabled) Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . .
55
Multiply-By-N Clock Option (PLL Enabled) Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . .
56
Memory Read Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
57
Memory Read Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
58
Memory Write Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
59
Parallel I/O Read Port Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
510
Parallel I/O Port Read Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
511
Parallel I/O Port Write Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
512
Ready Timing Requirements for Externally Generated Wait States
. . . . . . . . . . . . . . . . . . . . . . . . .
513
Ready Switching Characteristics for Externally Generated Wait States
. . . . . . . . . . . . . . . . . . . . . .
514
HOLD and HOLDA Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
515
HOLD and HOLDA Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
516
Reset, BIO, Interrupt, and MP/MC Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
517
Instruction Acquisition (IAQ) and Interrupt Acknowledge (IACK) Switching Characteristics
. . . .
518
External Flag (XF) and TOUT Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
519
McBSP Transmit and Receive Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
520
McBSP Transmit and Receive Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
521
McBSP General-Purpose I/O Timing Requirements
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
522
McBSP General-Purpose I/O Switching Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
相关PDF资料 |
PDF描述 |
|---|---|
| TMS470R1A384PZQ | IC RISC MCU 384K FLASH 100-LQFP |
| TMX320DM365BZCE | IC DIGITAL MEDIA SOC 338NFBGA |
| TMX320F28069UPFPA | IC MCU 32BIT 128KB FLASH 80HTQFP |
| TPS2371PWRG4 | IC PWR INTRFCE SW FOR POE 8TSSOP |
| TS3A24157RSERG4 | IC SWITCH DUAL SPDT 10UQFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMS320VC5409GGU-80 | 功能描述:数字信号处理器和控制器 - DSP, DSC Fixed-Pt Dig Signal Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMS320VC5409PGE100 | 功能描述:数字信号处理器和控制器 - DSP, DSC Fixed-Pt Dig Sig Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMS320VC5409PGE100 | 制造商:Texas Instruments 功能描述:Digital Signal Processor IC |
| TMS320VC5409PGE-80 | 功能描述:数字信号处理器和控制器 - DSP, DSC Fixed-Pt Dig Signal Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| TMS320VC5409ZGU100 | 功能描述:数字信号处理器和控制器 - DSP, DSC Fixed-Pt Dig Signal Proc RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。