参数资料
| 型号： | XC6VCX130T-2FFG784C |
| 厂商： | Xilinx Inc |
| 文件页数： | 37/52页 |
| 文件大小： | 0K |
| 描述： | IC FPGA VIRTEX 6 128K 784FFGBGA |
| 产品培训模块： | Virtex-6 FPGA Overview |
| 产品变化通告： | Virtex-6 FIFO Input Logic Reset 18/Apr/2011 |
| 标准包装： | 1 |
| 系列： | Virtex® 6 CXT |
| LAB/CLB数： | 10000 |
| 逻辑元件/单元数： | 128000 |
| RAM 位总计： | 9732096 |
| 输入/输出数： | 400 |
| 电源电压： | 0.95 V ~ 1.05 V |
| 安装类型： | 表面贴装 |
| 工作温度： | 0°C ~ 85°C |
| 封装/外壳： | 784-BBGA，FCBGA |
| 供应商设备封装： | 784-FCBGA |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页当前第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页
Virtex-6 CXT Family Data Sheet
DS153 (v1.6) February 11, 2011
Product Specification
42
Configuration Switching Characteristics
Table 52: Configuration Switching Characteristics
Symbol
Description
Speed Grade
Units
-2
-1
Power-up Timing Characteristics
TPL(1)
Program Latency
3
ms, Max
TPOR(1)
Power-on-Reset
15/55
ms, Min/Max
TICCK
CCLK (output) delay
400
ns, Min
TPROGRAM
Program Pulse Width
250
ns, Min
Master/Slave Serial Mode Programming Switching(1)
TDCCK/TCCKD
DIN Setup/Hold, slave mode
4.0/0.0
ns, Min
TDSCCK/TSCCKD
DIN Setup/Hold, master mode
4.0/0.0
ns, Min
TCCO
DOUT at 2.5V
6
ns, Max
DOUT at 1.8V
6
ns, Max
FMCCK
Maximum CCLK frequency, serial modes
100
MHz, Max
FMCCKTOL
Frequency Tolerance, master mode with respect to
nominal CCLK
55
%
FMSCCK
Slave mode external CCLK
100
MHz
SelectMAP Mode Programming Switching
TSMDCCK/TSMCCKD
SelectMAP Data Setup/Hold
4.0/0.0
ns, Min
TSMCSCCK/TSMCCKCS
CSI_B Setup/Hold
4.0/0.0
ns, Min
TSMCCKW/TSMWCCK
RDWR_B Setup/Hold
10.0/0.0
ns, Min
TSMCKCSO
CSO_B clock to out
(330
pull-up resistor required)
77
ns, Min
TSMCO
CCLK to DATA out in readback at 2.5V
8
ns, Max
CCLK to DATA out in readback at 1.8V
8
ns, Max
TSMCKBY
CCLK to BUSY out in readback at 2.5V
6
ns, Max
CCLK to BUSY out in readback at 1.8V
6
ns, Max
FSMCCK
Maximum Frequency with respect to nominal CCLK
100
MHz, Max
FRBCCK
Maximum Readback Frequency with respect to nominal
CCLK
100
MHz, Max
FMCCKTOL
Frequency Tolerance with respect to nominal CCLK
55
%
Boundary-Scan Port Timing Specifications
TTAPTCK/TTCKTAP
TMS and TDI Setup time before TCK/ Hold time after
TCK
3.0/2.0
ns, Min
TTCKTDO
TCK falling edge to TDO output valid at 2.5V
6
ns, Max
TCK falling edge to TDO output valid at 1.8V
6
ns, Max
FTCK
Maximum configuration TCK clock frequency
66
MHz, Max
FTCKB_MIN
Minimum boundary-scan TCK clock frequency when
using IEEE Std 1149.6 (AC-JTAG). Minimum operating
temperature for IEEE Std 1149.6 is 0°C.
15
MHz, Min
FTCKB
Maximum boundary-scan TCK clock frequency
66
MHz, Max
相关PDF资料 |
PDF描述 |
|---|---|
| XC4VLX60-10FF668I | IC FPGA VIRTEX-4LX 668FFBGA |
| XC6VLX75T-L1FFG784C | IC FPGA VIRTEX 6 74K 784FFGBGA |
| XCV400E-8FG676C | IC FPGA 1.8V C-TEMP 676-FBGA |
| XCV400E-8BG560C | IC FPGA 1.8V C-TEMP 560-MBGA |
| BR25L010FV-WE2 | IC EEPROM SER 1KB SPI BUS 8SSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC6VCX130T-2FFG784I | 功能描述:IC FPGA VIRTEX 6 128K 784FFGBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:Virtex® 6 CXT 产品变化通告:Step Intro and Pkg Change 11/March/2008 标准包装:1 系列:Virtex®-5 SXT LAB/CLB数:4080 逻辑元件/单元数:52224 RAM 位总计:4866048 输入/输出数:480 门数:- 电源电压:0.95 V ~ 1.05 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:1136-BBGA，FCBGA 供应商设备封装:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
| XC6VCX195T | 制造商:XILINX 制造商全称:XILINX 功能描述:Virtex-6 CXT Family Data Sheet |
| XC6VCX195T-1FF1156C | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 199680 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 195K 1156BGA |
| XC6VCX195T-1FF1156I | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 199680 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 195K 1156BGA |
| XC6VCX195T-1FF784C | 制造商:Xilinx 功能描述:FPGA VIRTEX?-6 CXT FAMILY 199680 CELLS 40NM (CMOS) TECHNOLOG - Trays 制造商:Xilinx 功能描述:IC FPGA VIRTEX 6 195K 784BGA |
发布紧急采购，3分钟左右您将得到回复。