- 您现在的位置：买卖IC网 > PDF目录17084 > XE8000EV104 (Semtech)EVAL BOARD FOR XE8805AMI028LF PDF资料下载
参数资料
| 型号： | XE8000EV104 |
| 厂商： | Semtech |
| 文件页数： | 72/156页 |
| 文件大小： | 0K |
| 描述： | EVAL BOARD FOR XE8805AMI028LF |
| 标准包装： | 1 |
| 类型： | MCU |
| 适用于相关产品： | XE88LC05AMI028 |
| 所含物品： | 完全组装的评估板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页当前第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页
Semtech 2006
www.semtech.com
3-5
XE8805/05A
Dec reg
C, V, Z, a
a := reg-1; if a=hFF then C := 0 else C := 1; reg := a
Dec reg, eaddr
C, V, Z, a
a := DM(eaddr)-1; if a=hFF then C := 0 else C := 1; reg := a
Decc reg1, reg2
C, V, Z, a
a := reg2-(1-C); if a=hFF and C=0 then C := 0 else C := 1; reg1 := a
Decc reg
C, V, Z, a
a := reg-(1-C); if a=hFF and C=0 then C := 0 else C := 1; reg := a
Decc reg, eaddr
C, V, Z, a
a := DM(eaddr)-(1-C); if a=hFF and C=0 then C := 0 else C := 1; reg := a
And reg,#data[7:0]
-,-, Z, a
a := reg and data[7:0]; reg := a
And reg1, reg2, reg3
-,-, Z, a
a := reg2 and reg3; reg1 := a
And reg1, reg2
-,-, Z, a
a := reg1 and reg2; reg1 := a
And reg, eaddr
-,-, Z, a
a := reg and DM(eaddr); reg := a
Or reg,#data[7:0]
-,-, Z, a
a := reg or data[7:0]; reg := a
Or reg1, reg2, reg3
-,-, Z, a
a := reg2 or reg3; reg1 := a
Or reg1, reg2
-,-, Z, a
a := reg1 or reg2; reg1 := a
Or reg, eaddr
-,-, Z, a
a := reg or DM(eaddr); reg := a
Xor reg,#data[7:0]
-,-, Z, a
a := reg xor data[7:0]; reg := a
Xor reg1, reg2, reg3
-,-, Z, a
a := reg2 xor reg3; reg1 := a
Xor reg1, reg2
-,-, Z, a
a := reg1 xor reg2; reg1 := a
Xor reg, eaddr
-,-, Z, a
a := reg or DM(eaddr); reg := a
Add reg,#data[7:0]
C, V, Z, a
a := reg+data[7:0]; if overflow then C:=1 else C := 0; reg := a
Add reg1, reg2, reg3
C, V, Z, a
a := reg2+reg3; if overflow then C:=1 else C := 0; reg1 := a
Add reg1, reg2
C, V, Z, a
a := reg1+reg2; if overflow then C:=1 else C := 0; reg1 := a
Add reg, eaddr
C, V, Z, a
a := reg+DM(eaddr); if overflow then C:=1 else C := 0; reg := a
Addc reg,#data[7:0]
C, V, Z, a
a := reg+data[7:0]+C; if overflow then C:=1 else C := 0; reg := a
Addc reg1, reg2, reg3
C, V, Z, a
a := reg2+reg3+C; if overflow then C:=1 else C := 0; reg1 := a
Addc reg1, reg2
C, V, Z, a
a := reg1+reg2+C; if overflow then C:=1 else C := 0; reg1 := a
Addc reg, eaddr
C, V, Z, a
a := reg+DM(eaddr)+C; if overflow then C:=1 else C := 0; reg := a
Subd reg,#data[7:0]
C, V, Z, a
a := data[7:0]-reg; if underflow then C := 0 else C := 1; reg := a
Subd reg1, reg2, reg3
C, V, Z, a
a := reg2-reg3; if underflow then C := 0 else C := 1; reg1 := a
Subd reg1, reg2
C, V, Z, a
a := reg2-reg1; if underflow then C := 0 else C := 1; reg1 := a
Subd reg, eaddr
C, V, Z, a
a := DM(eaddr)-reg; if underflow then C := 0 else C := 1; reg := a
Subdc reg,#data[7:0]
C, V, Z, a
a := data[7:0]-reg-(1-C); if underflow then C := 0 else C := 1; reg := a
Subdc reg1, reg2, reg3
C, V, Z, a
a := reg2-reg3-(1-C); if underflow then C := 0 else C := 1; reg1 := a
Subdc reg1, reg2
C, V, Z, a
a := reg2-reg1-(1-C); if underflow then C := 0 else C := 1; reg1 := a
Subdc reg, eaddr
C, V, Z, a
a := DM(eaddr)-reg-(1-C); if underflow then C := 0 else C := 1; reg := a
Subs reg,#data[7:0]
C, V, Z, a
a := reg-data[7:0]; if underflow then C := 0 else C := 1; reg := a
Subs reg1, reg2, reg3
C, V, Z, a
a := reg3-reg2; if underflow then C := 0 else C := 1; reg1 := a
Subs reg1, reg2
C, V, Z, a
a := reg1-reg2; if underflow then C := 0 else C := 1; reg1 := a
Subs reg, eaddr
C, V, Z, a
a := reg-DM(eaddr); if underflow then C := 0 else C := 1; reg := a
Subsc reg,#data[7:0]
C, V, Z, a
a := reg-data[7:0]-(1-C); if underflow then C := 0 else C := 1; reg := a
Subsc reg1, reg2, reg3
C, V, Z, a
a := reg3-reg2-(1-C); if underflow then C := 0 else C := 1; reg1 := a
Subsc reg1, reg2
C, V, Z, a
a := reg1-reg2-(1-C); if underflow then C := 0 else C := 1; reg1 := a
Subsc reg, eaddr
C, V, Z, a
a := reg-DM(eaddr)-(1-C); if underflow then C := 0 else C := 1; reg := a
Mul reg,#data[7:0]
u, u, u, a
a := (data[7:0]*reg)[7:0]; reg := (data[7:0]*reg)[15:8]
Mul reg1, reg2, reg3
u, u, u, a
a := (reg2*reg3)[7:0]; reg1 := (reg2*reg3)[15:8]
Mul reg1, reg2
u, u, u, a
a := (reg2*reg1)[7:0]; reg1 := (reg2*reg1)[15:8]
Mul reg, eaddr
u, u, u, a
a := (DM(eaddr)*reg)[7:0]; reg := (DM(eaddr)*reg)[15:8]
Mula reg,#data[7:0]
u, u, u, a
a := (data[7:0]*reg)[7:0]; reg := (data[7:0]*reg)[15:8]
Mula reg1, reg2, reg3
u, u, u, a
a := (reg2*reg3)[7:0]; reg1 := (reg2*reg3)[15:8]
Mula reg1, reg2
u, u, u, a
a := (reg2*reg1)[7:0]; reg1 := (reg2*reg1)[15:8]
Mula reg, eaddr
u, u, u, a
a := (DM(eaddr)*reg)[7:0]; reg := (DM(eaddr)*reg)[15:8]
Mshl reg,#shift[2:0]
u, u, u, a
a := (reg*2
shift)[7:0]; reg := (reg*2shift)[15:8]
Mshr reg,#shift[2:0]
u, u, u, a
a := (reg*2
(8-shift)[7:0]; reg := (reg*2(8-shift)[15:8]
Mshra reg,#shift[2:0]
u, u, u, a*
a := (reg*2
(8-shift)[7:0]; reg := (reg*2(8-shift)[15:8]
Cmp reg,#data[7:0]
C, V, Z, a
a := data[7:0]-reg; if underflow then C :=0 else C:=1; V := C and (not Z)
Cmp reg1, reg2
C, V, Z, a
a := reg2-reg1; if underflow then C :=0 else C:=1; V := C and (not Z)
Cmp reg, eaddr
C, V, Z, a
a := DM(eaddr)-reg; if underflow then C :=0 else C:=1; V := C and (not Z)
Cmpa reg,#data[7:0]
C, V, Z, a
a := data[7:0]-reg; if underflow then C :=0 else C:=1; V := C and (not Z)
Cmpa reg1, reg2
C, V, Z, a
a := reg2-reg1; if underflow then C :=0 else C:=1; V := C and (not Z)
Cmpa reg, eaddr
C, V, Z, a
a := DM(eaddr)-reg; if underflow then C :=0 else C:=1; V := C and (not Z)
Tstb reg,#bit[2:0]
-, -, Z, a
a[bit] := reg[bit]; other bits in a are 0
Setb reg,#bit[2:0]
-, -, Z, a
reg[bit] := 1; other bits unchanged; a := reg
Clrb reg,#bit[2:0]
-, -, Z, a
reg[bit] := 0; other bits unchanged; a := reg
Invb reg,#bit[2:0]
-, -, Z, a
reg[bit] := not reg[bit]; other bits unchanged; a := reg
Not
Recommended
for
New
Designs
相关PDF资料 |
PDF描述 |
|---|---|
| VE-B7P-EY | CONVERTER MOD DC/DC 13.8V 50W |
| EBA28DRTH | CONN EDGECARD .125 DIP 56POS |
| EEC20DRTH-S734 | CONN EDGECARD 40POS DIP .100 SLD |
| AT-S-26-8/8/S-14-R | MOD CORD STANDARD 8-8 SILVER 14' |
| EBC25DREN-S13 | CONN EDGECARD 50POS .100 EXTEND |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XE8000EV108 | 功能描述:EVAL BOARD FOR XE8806/XE8807 RoHS:否 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:- 产品培训模块:Blackfin® Processor Core Architecture Overview Blackfin® Device Drivers Blackfin® Optimizations for Performance and Power Consumption Blackfin® System Services 特色产品:Blackfin? BF50x Series Processors 标准包装:1 系列:Blackfin® 类型:DSP 适用于相关产品:ADSP-BF548 所含物品:板，软件，4x4 键盘，光学拨轮，QVGA 触摸屏 LCD 和 40G 硬盘 配用:ADZS-BFBLUET-EZEXT-ND - EZ-EXTENDER DAUGHTERBOARDADZS-BFLLCD-EZEXT-ND - BOARD EXT LANDSCAP LCD INTERFACE 相关产品:ADSP-BF542BBCZ-4A-ND - IC DSP 16BIT 400MHZ 400CSBGAADSP-BF544MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF542MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF542KBCZ-6A-ND - IC DSP 16BIT 600MHZ 400CSBGAADSP-BF547MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF548BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF547BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF544BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF542BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGA |
| XE8000EV110 | 功能描述:EVAL BOARD FOR XE8802AMI035LF RoHS:否 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:- 产品培训模块:Blackfin® Processor Core Architecture Overview Blackfin® Device Drivers Blackfin® Optimizations for Performance and Power Consumption Blackfin® System Services 特色产品:Blackfin? BF50x Series Processors 标准包装:1 系列:Blackfin® 类型:DSP 适用于相关产品:ADSP-BF548 所含物品:板，软件，4x4 键盘，光学拨轮，QVGA 触摸屏 LCD 和 40G 硬盘 配用:ADZS-BFBLUET-EZEXT-ND - EZ-EXTENDER DAUGHTERBOARDADZS-BFLLCD-EZEXT-ND - BOARD EXT LANDSCAP LCD INTERFACE 相关产品:ADSP-BF542BBCZ-4A-ND - IC DSP 16BIT 400MHZ 400CSBGAADSP-BF544MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF542MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF542KBCZ-6A-ND - IC DSP 16BIT 600MHZ 400CSBGAADSP-BF547MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF548BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF547BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF544BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF542BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGA |
| XE8000EV120 | 功能描述:BOARD EVAL FOR SX8722I070TRLF RoHS:是 类别:编程器，开发系统 >> 评估板 - 模数转换器 (ADC) 系列:ZoomingADC™ 产品培训模块:Obsolescence Mitigation Program 标准包装:1 系列:- ADC 的数量:1 位数:12 采样率（每秒）:94.4k 数据接口:USB 输入范围:±VREF/2 在以下条件下的电源（标准）:- 工作温度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，软件 |
| XE8000EV121 | 功能描述:BOARD EVAL FOR SX8723/24 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 产品培训模块:Obsolescence Mitigation Program 标准包装:1 系列:- 主要目的:电源管理，电池充电器 嵌入式:否 已用 IC / 零件:MAX8903A 主要属性:1 芯锂离子电池 次要属性:状态 LED 已供物品:板 |
| XE8000MP | 功能描述:PROG BOARD AND PROSTART2 CARD RoHS:否 类别:编程器，开发系统 >> 独立编程器 系列:- 产品目录绘图:CHIPPROG-G4 标准包装:1 系列:- 类型:成组编程器 适用于相关产品:EEPROM，EPROM，FLASH，MCU，NVRAM，PLD 所含物品:编程器，线缆，CD 产品目录页面:598 (CN2011-ZH PDF) 相关产品:AE-TS56-16I-3-ND - ISP CABLEADAPTER 14-PIN HEADERAE-TS40N-ND - ADAPTER SOCKET 40-TSOP TO 40-DIPAE-TS32N-ND - ADAPTER SOCKET 32-TSOP TO 32-DIPAE-TS28-ND - ADAPTER SOCKET 28-TSOP TO 28-DIPAE-T44-P16-ND - ADAPTER SOCKET 44-QFP TO 40-DIPAE-T44-I51/505-ND - ADAPTER SOCKET 44-QFP TO 40-DIPAE-SS56-16I-ND - ADAPTER SOCKET 56-SSOP TO 40-DIPAE-SP8U-ND - ADAPTER SOCKET 8-SSOP TO 8-DIPAE-SP28U2-ND - ADAPTER SOCKET 28-SSOP TO 28-DIPAE-SP28U1-ND - ADAPTER SOCKET 28-SSOP TO 28-DIP更多... |
发布紧急采购，3分钟左右您将得到回复。