参数资料
| 型号： | XE8805AMI028LF |
| 厂商： | Semtech |
| 文件页数： | 149/156页 |
| 文件大小： | 0K |
| 描述： | IC DAS 16BIT FLASH 8K MTP 64LQFP |
| 标准包装： | 160 |
| 系列： | XE880x |
| 应用： | 感测机 |
| 核心处理器： | Coolrisc816? |
| 程序存储器类型： | 闪存（22 kB） |
| 控制器系列： | XE8000 |
| RAM 容量： | 512 x 8 |
| 接口： | UART，USRT |
| 输入/输出数： | 24 |
| 电源电压： | 2.4 V ~ 5.5 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 64-LQFP |
| 包装： | 托盘 |
| 供应商设备封装： | 64-LQFP（10x10） |
| 产品目录页面： | 585 (CN2011-ZH PDF) |
| 配用： | XE8000MP-ND - PROG BOARD AND PROSTART2 CARD |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页当前第149页第150页第151页第152页第153页第154页第155页第156页
Semtech 2006
www.semtech.com
16-6
XE8805/05A
16.4.2
Peripheral Registers
Figure 16-2 shows a detailed functional diagram of the ZoomingADC
.
In table 16-10 the configuration of the peripheral registers is detailed. The system has a bank of eight 8-bit
registers: six registers are used to configure the acquisition chain (RegAcCfg0 to 5), and two registers are used
to store the output code of the analog-to-digital conversion (RegAcOutMsb & Lsb). The register coding of the
ADC parameters and performance characteristics are detailed in Section 16.7.
Table 16-10. Peripheral registers to configure the acquisition chain (AC)
and to store the analog-to-digital conversion (ADC) result
Bit Position
Register
Name
7
6
5
4
3
2
1
0
RegAcOutLsb
OUT[7:0]
RegAcOutMsb
OUT[15:8]
RegAcCfg0
Default values:
START
0
SET_NELC[1:0]
01
SET_OSR[2:0]
010
CONT
0
TEST
0
RegAcCfg1
Default values:
IB_AMP_ADC[1:0]
11
IB_AMP_PGA[1:0]
11
ENABLE[3:0]
0001
RegAcCfg2
Default values:
FIN[1:0]
00
PGA2_GAIN[1:0]
00
PGA2_OFFSET[3:0]
0000
RegAcCfg3
Default values:
PGA1_G
0
PGA3_GAIN[6:0]
0000000
RegAcCfg4
Default values:
0
PGA3_OFFSET[6:0]
0000000
RegAcCfg5
Default values:
BUSY
0
DEF
0
AMUX[4:0]
00000
VMUX
0
With:
OUT
: (r) digital output code of the analog-to-digital converter. (MSB = OUT[15])
START
: (w) setting this bit triggers a single conversion (after the current one is finished). This bit always reads back 0.
SET_NELC
: (rw) sets the number of elementary conversions to 2
SET_NELC[1:0]
. To compensate for offsets, the input signal
is chopped between elementary conversions (1,2,4,8).
SET_OSR
: (rw) sets the over-sampling rate (OSR) of an elementary conversion to 2
(3+SET_OSR[2:0])
. OSR = 8, 16, 32, ...,
512, 1024.
CONT
: (rw) setting this bit starts a conversion. A new conversion will automatically begin as long as the bit remains at 1.
TEST
: bit only used for test purposes. In normal mode, this bit is forced to 0 and cannot be overwritten.
IB_AMP_ADC
: (rw) sets the bias current in the ADC to 0.25*(1+ IB_AMP_ADC[1:0]) of the normal operation current (25,
50, 75 or 100% of nominal current). To be used for low-power, low-speed operation.
IB_AMP_PGA
: (rw) sets the bias current in the PGAs to 0.25*(1+IB_AMP_PGA[1:0]) of the normal operation current (25,
50, 75 or 100% of nominal current). To be used for low-power, low-speed operation.
ENABLE
: (rw) enables the ADC modulator (bit 0) and the different stages of the PGAs (PGAi by bit i=1,2,3). PGA stages
that are disabled are bypassed.
FIN
: (rw) These bits set the sampling frequency of the acquisition chain. Expressed as a fraction of the oscillator frequency,
the sampling frequency is given as: 00
1/4 fRC, 01
1/8 fRC, 10
1/32 fRC, 11
~8kHz.
PGA1_GAIN
: (rw) sets the gain of the first stage: 0
1, 1
10.
PGA2_GAIN
: (rw) sets the gain of the second stage: 00
1, 01
2, 10
5, 11
10.
PGA3_GAIN
: (rw) sets the gain of the third stage to PGA3_GAIN[6:0]
1/12.
PGA2_OFFSET
: (rw) sets the offset of the second stage between –1 and +1, with increments of 0.2. The MSB gives the sign
(0
→ positive, 1 → negative); amplitude is coded with the bits PGA2_OFFSET[5:0].
PGA3_OFFSET
: (rw) sets the offset of the third stage between –5.25 and +5.25, with increments of 1/12. The MSB gives the
sign (0
→ positive, 1 → negative); amplitude is coded with the bits PGA3_OFFSET[5:0].
Not
Recommended
for
New
Designs
相关PDF资料 |
PDF描述 |
|---|---|
| XE8807AMI026TLF | IC MCU LOW PWR MTP FLASH 32-TQFP |
| XIO2200AGGW | IC PCI-EXPRESS/BUS BRIDGE 176BGA |
| XIO2200AZGW | IC PCI-EXPRESS/BUS BRIDGE 176BGA |
| XPC823ZT81B2T | IC MPU POWERQUICC 81MHZ 256-PBGA |
| XPC8240RZU250E | MCU HOST PROCESSOR 352-TBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XE8805AMI028TLF | 制造商:Semtech Corporation 功能描述: |
| XE8805MI028 | 制造商:SEMTECH 制造商全称:Semtech Corporation 功能描述:Data Acquisition MCU |
| XE8806A | 制造商:SEMTECH 制造商全称:Semtech Corporation 功能描述:Ultra Low-Power Low-Voltage |
| XE8806AMI000 | 制造商:SEMTECH 制造商全称:Semtech Corporation 功能描述:Ultra Low-Power Low-Voltage |
| XE8806AMI026LF | 制造商:SEMTECH 制造商全称:Semtech Corporation 功能描述:Ultra Low-Power Low-Voltage |
发布紧急采购，3分钟左右您将得到回复。