参数资料
| 型号： | XRT94L43IB-F |
| 厂商： | Exar Corporation |
| 文件页数： | 256/328页 |
| 文件大小： | 0K |
| 描述： | IC MAPPER SONET/SDH OC12 516BGA |
| 标准包装： | 24 |
| 应用： | 网络切换 |
| 接口： | 总线 |
| 电源电压： | 2.5V, 3.3V |
| 封装/外壳： | 516-BBGA |
| 供应商设备封装： | 516-PBGA（35x35） |
| 包装： | 托盘 |
| 安装类型： | 表面贴装 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页当前第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页
XRT94L43
27
SONET/SDH OC-12 TO 12XDS3/E3 MAPPER
REV. 1.0.2
H3
TxLDCC
I
TTL
Transmit - Line DCC Input Port:
This input pin, along with the TxLDCCEnable and the TxTOHClk pins
are used to insert a value for the D4, D5, D6, D7, D8, D9, D10, D11 and
D12 bytes, into the Transmit STS-12 TOH Processor Block. The Trans-
mit STS-12 TOH Processor block will accept this data and insert it into
the D4, D5, D6, D7, D8, D9, D10, D11 and D12 byte-fields, within the
outbound STS-12 data-stream.
Whatever Line DCC HDLC Controller Circuitry is interface to the this
input pin, the TxLDCCEnable and the TxTOHClk is suppose to do the
following.
1. It should continuously monitor the state of the TxLDCCEnable input
pin.
2. Whenever the TxLDCCEnable input pin pulses "High", then the Sec-
tion DCC Interface circuitry should place the next Line DCC bit (to be
inserted into the Transmit STS-12 TOH Processor block) onto the
TxLDCC input pin, upon the falling edge of TxTOHClk.
3. Any data that is placed on the TxLDCC input pin, will be sampled
upon the rising edge of TxTOHClk.
NOTE: Tie this pin to GND, if it is not going to be used.
F4
TxE1F1E2Enable
O
CMOS
Transmit E1-F1-E2 Byte Input Port - Enable (or Ready) Indicator
Output Pin:
This output pin, along with the TxTOHClk output pin and the TxE1F1E2
input pin are used to insert a value for the E1, F1 and E2 bytes, into the
Transmit STS-12 TOH Processor Block. The Transmit STS-12 TOH
Processor block will accept this data and will insert into the E1, F1 and
E2 byte-fields, within the outbound STS-12 data-stream.
Whatever external circuitry (which is connected to the TxTOHClk, the
TxE1F1E2 and this output pin, is suppose to do the following.
1. It should continuously monitor the state of this output pin.
2. Whenever this output pin pulses "High", then the external circuitry
should place the next orderwire bit (to be inserted into the Transmit
STS-12 TOH Processor block) onto the TxE1F1E2 input pin, upon the
falling edge of TxTOHClk.
Any data that is placed on the TxE1F1E2 input pin, will be sampled
upon the rising edge of TxOHClk.
D2
TxE1F2E2Frame
O
CMOS
Transmit E1-F1-E2 Byte Input Port - Framing Output Pin:
This output pin pulses "High" for one period of TxTOHClk, one TxTO-
HClk bit-period prior to the Transmit E1-F1-E2 Byte Input Port expecting
the very first byte of the E1 byte, within a given outbound STS-12 frame.
SONET/SDH OVERHEAD INTERFACE - TRANSMIT DIRECTION
PIN #SIGNAL NAME
I/O
SIGNAL
TYPE
DESCRIPTION
相关PDF资料 |
PDF描述 |
|---|---|
| XS1-G02B-FB144-I4 | IC MCU 32BIT 16KB OTP 144FBGA |
| XTR114U/2K5 | IC 4-20MA I-TRANSMITTER 14-SOIC |
| ZXHF5000JB24TC | IC SWITCH QUAD 2X1 24QFN |
| 3341-56 | IC PLL INTEGER-N 3GHZ 20QFN |
| 3342-56 | IC PLL INTEGER-N 3GHZ 20QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XRT94L55 | 制造商:EXAR 制造商全称:EXAR 功能描述:SONET/SDH OC-48/STM-16, 4XOC-12/STM-4, 16XOC-3/STM-1 FRAMER/CONCENTRATOR WITH INTEGRATED CDR’S |
| XRT94L55IV | 制造商:EXAR 制造商全称:EXAR 功能描述:SONET/SDH OC-48/STM-16, 4XOC-12/STM-4, 16XOC-3/STM-1 FRAMER/CONCENTRATOR WITH INTEGRATED CDR’S |
| XRT95L34 | 制造商:EXAR 制造商全称:EXAR 功能描述:OC-12/STM-4, QUAD OC-3/STM-1 POS/ATM FRAMER WITH INTEGRATED CDR’S |
| XRT95L34IV | 制造商:EXAR 制造商全称:EXAR 功能描述:OC-12/STM-4, QUAD OC-3/STM-1 POS/ATM FRAMER WITH INTEGRATED CDR’S |
| XRT95L51 | 制造商:EXAR 制造商全称:EXAR 功能描述:OC-48 ATM UNI/POS/MAPPER IC |
发布紧急采购，3分钟左右您将得到回复。