- 您现在的位置：买卖IC网 > PDF目录300164 > ZL50112GAG (ZARLINK SEMICONDUCTOR INC) SPECIALTY TELECOM CIRCUIT, PBGA552 PDF资料下载
参数资料
| 型号： | ZL50112GAG |
| 厂商： | ZARLINK SEMICONDUCTOR INC |
| 元件分类： | 通信及网络 |
| 英文描述： | SPECIALTY TELECOM CIRCUIT, PBGA552 |
| 封装： | 35 X 35 MM, 1.27 MM, PLASTIC, BGA-552 |
| 文件页数： | 111/113页 |
| 文件大小： | 1923K |
| 代理商： | ZL50112GAG |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页当前第111页第112页第113页
ZL50110/11/12/14
Data Sheet
97
Zarlink Semiconductor Inc.
11.8
CPU Interface Timing
Note 1:
Load = 50 pF maximum
Note 2:
The maximum value of tCTV may cause setup violations if directly connected to the MPC8260. See Section 13.2 for details of
how to accommodate this during board design.
The actual point where read/write data is transferred occurs at the positive clock edge following the assertion of
CPU_TA, not at the positive clock edge during the assertion of CPU_TA.
The CPU_TA maximum assertion time is 4
μs.
Parameter
Symbol
Min.
Typ.
Max.
Units
Notes
CPU_CLK Period
tCC
15.152
ns
CPU_CLK High Time
tCCH
6ns
CPU_CLK Low Time
tCCL
6ns
CPU_CLK Rise Time
tCCR
4ns
CPU_CLK Fall Time
tCCF
4ns
CPU_ADDR[23:2] Setup Time
tCAS
4ns
CPU_ADDR[23:2] Hold Time
tCAH
2ns
CPU_DATA[31:0] Setup Time
tCDS
4ns
CPU_DATA[31:0] Hold Time
tCDH
2ns
CPU_CS Setup Time
tCSS
4ns
CPU_CS Hold Time
tCSH
2ns
CPU_WE/CPU_OE Setup Time
tCES
5ns
CPU_WE/CPU_OE Hold Time
tCEH
2ns
CPU_TS_ALE Setup Time
tCTS
4ns
CPU_TS_ALE Hold Time
tCTH
2ns
CPU_SDACK1/CPU_SDACK2
Setup Time
tCKS
2ns
CPU_SDACK1/CPU_SDACK2
Hold Time
tCKH
2ns
Note 1
CPU_TA Output Valid Delay
tCTV
2
11.3
ns
Note 1, 2
CPU_DREQ0/CPU_DREQ1
Output Valid Delay
tCWV
26
ns
Note 1
CPU_IREQ0/CPU_IREQ1 Output
Valid Delay
tCRV
26
ns
Note 1
CPU_DATA[31:0] Output Valid
Delay
tCDV
27
ns
Note 1
CPU_CS to Output Data Valid
tSDV
3.2
10.4
ns
CPU_OE to Output Data Valid
tODV
3.3
10.4
ns
CPU_CLK(falling) to CPU_TA
Valid
tOTV
3.2
9.5
ns
Table 42 - CPU Timing Specification
相关PDF资料 |
PDF描述 |
|---|---|
| ZL50114GAG2 | SPECIALTY TELECOM CIRCUIT, PBGA552 |
| ZL50114GAG | SPECIALTY TELECOM CIRCUIT, PBGA552 |
| ZL50232GD | DATACOM, ISDN ECHO CANCELLER, PBGA208 |
| ZL50233/GDG | DATACOM, ISDN ECHO CANCELLER, PBGA208 |
| ZL50408GDC | DATACOM, LAN SWITCHING CIRCUIT, PBGA208 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ZL50112GAG2 | 制造商:Microsemi Corporation 功能描述:PBFREE CCT EMULATION SERV OVER PACKET-16 制造商:Microsemi Corporation 功能描述:PBFREE CCT EMULATION SERV OVER PACKET-16 - Trays 制造商:MICROSEMI CONSUMER MEDICAL PRODUCT GROUP 功能描述:IC CESOP PROCESSOR 552PBGA 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 552PBGA |
| ZL50114 | 制造商:ZARLINK 制造商全称:Zarlink Semiconductor Inc 功能描述:128, 256, 512 and 1024 Channel CESoP Processors |
| ZL50114GAG | 制造商:Microsemi Corporation 功能描述:CESOP PROCESSOR 552BGA - Trays 制造商:MICROSEMI CONSUMER MEDICAL PRODUCT GROUP 功能描述:IC CESOP PROCESSOR 128CH 552PBGA 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 128CH 552PBGA |
| ZL50114GAG2 | 制造商:Microsemi Corporation 功能描述:CESOP PROCESSOR 552BGA - Trays 制造商:MICROSEMI CONSUMER MEDICAL PRODUCT GROUP 功能描述:IC CESOP PROCESSOR 128CH 552PBGA 制造商:Microsemi Corporation 功能描述:IC CESOP PROCESSOR 128CH 552PBGA |
| ZL50115 | 制造商:ZARLINK 制造商全称:Zarlink Semiconductor Inc 功能描述:32, 64 and 128 Channel CESoP Processors |
发布紧急采购，3分钟左右您将得到回复。