- 您现在的位置：买卖IC网 > PDF目录300164 > ZL50418GKG2 (ZARLINK SEMICONDUCTOR INC) DATACOM, LAN SWITCHING CIRCUIT, PBGA553 PDF资料下载
参数资料
| 型号： | ZL50418GKG2 |
| 厂商： | ZARLINK SEMICONDUCTOR INC |
| 元件分类： | 网络接口 |
| 英文描述： | DATACOM, LAN SWITCHING CIRCUIT, PBGA553 |
| 封装： | 37.50 X 37.50 MM, 2.33 MM HEIGHT, LEAD FREE, MS-034, HSBGA-553 |
| 文件页数： | 15/155页 |
| 文件大小： | 1928K |
| 代理商： | ZL50418GKG2 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页当前第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页
ZL50418
Data Sheet
111
Zarlink Semiconductor Inc.
This broadcast and multicast rate defines for each port, the number of packets allowed to be forwarded within a
specified time. Once the packet rate is reached, packets will be dropped. To turn off the rate limit, program the field
to 0. Time base is based on register FCR [6:4]
12.3.6.13
UCC – Unicast Congestion Control
I2C Address h0B6, CPU Address: 50C
Accessed by CPU, serial interface and I2C (R/W)
12.3.6.14
MCC – Multicast Congestion Control
I2C Address h0B7, CPU Address: 50D
Accessed by CPU, serial interface and I2C (R/W)
12.3.6.15
PR100 – Port Reservation for 10/100 ports
I2C Address h0B8, CPU Address 50E
Accessed by CPU, serial interface and I2C (R/W)
Bit [3:0] :
Multicast Rate Control. Number of multicast packets allowed within the time
defined in bits 6 to 4 of the Flooding Control Register (FCR). (Default 0).
Bit [7:4] :
Broadcast Rate Control. Number of broadcast packets allowed within the
time defined in bits 6 to 4 of the Flooding Control Register (FCR).
(Default 0)
70
Unicast congest threshold
Bit [7:0] :
Number of frame count. Used for best effort dropping at B% when destination
port’s best effort queue reaches UCC threshold and shared pool is all in use.
Granularity 1 frame. (Default: h10 for 2 MB/bank or h08 for 1 MB/bank)
75
4
0
FC reaction period
Multicast congest threshold
Bit [4:0]:
In multiples of two frames (granularity). Used for triggering MC flow control
when destination port’s multicast best effort queue reaches MCC
threshold.(Default 0x10)
Bit [7:5]:
Flow control reaction period (Default 2) Granularity 4uSec.
74
3
0
Buffer low threshold
SP Buffer reservation
Bit [3:0]:
Per source port buffer reservation.
Define the space in the FDB reserved for each 10/100 port and CPU.
Expressed in multiples of 4 packets. For each packet 1536 bytes are
reserved in the memory.
相关PDF资料 |
PDF描述 |
|---|---|
| ZLW-2-B | 1 MHz - 1000 MHz RF/MICROWAVE DOUBLE BALANCED MIXER, 9.5 dB CONVERSION LOSS-MAX |
| ZMG71W | SINGLE COLOR LED, GREEN |
| ZMM5228/D1 | 3.9 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE |
| ZMM5242/D1 | 12 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE |
| ZMV934ATC | VHF BAND, 12 V, SILICON, HYPERABRUPT VARIABLE CAPACITANCE DIODE |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ZL51B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL56B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V1B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V6B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL60001 | 制造商:ZARLINK 制造商全称:Zarlink Semiconductor Inc 功能描述:High speed 2.5 Gbps 850 nm VCSEL |
发布紧急采购，3分钟左右您将得到回复。