- 您现在的位置：买卖IC网 > PDF目录300164 > ZL50418GKG2 (ZARLINK SEMICONDUCTOR INC) DATACOM, LAN SWITCHING CIRCUIT, PBGA553 PDF资料下载
参数资料
| 型号： | ZL50418GKG2 |
| 厂商： | ZARLINK SEMICONDUCTOR INC |
| 元件分类： | 网络接口 |
| 英文描述： | DATACOM, LAN SWITCHING CIRCUIT, PBGA553 |
| 封装： | 37.50 X 37.50 MM, 2.33 MM HEIGHT, LEAD FREE, MS-034, HSBGA-553 |
| 文件页数： | 6/155页 |
| 文件大小： | 1928K |
| 代理商： | ZL50418GKG2 |
第1页第2页第3页第4页第5页当前第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页
ZL50418
Data Sheet
103
Zarlink Semiconductor Inc.
12.3.4.10
RQS – Receive Queue Select
CPU Address:h323
Accessed by CPU, serial interface (RW)
Select which receive queue is used.
When flush (drop frames) is enable, it starts when queue is too long or entry is too old. A queue is too long when it
reaches WRED thresholds. Queue 0 is not subject to early drop. Packets in queue 0 are dropped only when the
queue is too old. An entry is too old when it is older than the time programmed in the register TX_AGE [5:0]. CPU
can dynamically program this register reading register RQSS [7:4].
12.3.4.11
RQSS – Receive Queue Status
CPU Address:h324
Accessed by CPU, serial interface (RO)
CPU receive queue status
Bit [3:0]: Queue 3 to 0 not empty
Bit [4]: Head of line entry for Queue 0 is valid for too long. CPU Queue 0 has no WRED threshold.
Bit [7:5]: Head of line entry for Queue 3 to 1 is valid for too long or Queue length is longer than WRED
threshold.
7
6
5
4321
0
FQ3
FQ2
FQ1
FQ0
SQ3
SQ2
SQ1
SQ0
Bit [0]:
Select Queue 0. If set to one this queue may be scheduled to CPU port. If set to zero,
this queue will be blocked. If multiple queues are selected, a strict priority will be
applied. Q3> Q2> Q1> Q0. Same applies to bits [3:1]. See QoS Application Note for
more information.
Bit [1]:
Select Queue 1
Bit[2]:
Select Queue 2
Bit [3]:
Select Queue 3
Note: Strip priority applies between different selected queues (Q3>Q2>Q1>Q0)
Bit [4]:
Enable flush Queue 0
Bit [5]:
Enable flush Queue 1
Bit [6]:
Enable flush Queue 2
Bit [7]:
Enable flush Queue 3
7
6
5
4
321
0
LQ3
LQ2
LQ1
LQ0
NeQ3
NeQ2
NeQ1
NeQ0
相关PDF资料 |
PDF描述 |
|---|---|
| ZLW-2-B | 1 MHz - 1000 MHz RF/MICROWAVE DOUBLE BALANCED MIXER, 9.5 dB CONVERSION LOSS-MAX |
| ZMG71W | SINGLE COLOR LED, GREEN |
| ZMM5228/D1 | 3.9 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE |
| ZMM5242/D1 | 12 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE |
| ZMV934ATC | VHF BAND, 12 V, SILICON, HYPERABRUPT VARIABLE CAPACITANCE DIODE |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ZL51B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL56B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V1B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V6B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL60001 | 制造商:ZARLINK 制造商全称:Zarlink Semiconductor Inc 功能描述:High speed 2.5 Gbps 850 nm VCSEL |
发布紧急采购，3分钟左右您将得到回复。