- 您现在的位置：买卖IC网 > PDF目录300164 > ZL50418GKG2 (ZARLINK SEMICONDUCTOR INC) DATACOM, LAN SWITCHING CIRCUIT, PBGA553 PDF资料下载
参数资料
| 型号： | ZL50418GKG2 |
| 厂商： | ZARLINK SEMICONDUCTOR INC |
| 元件分类： | 网络接口 |
| 英文描述： | DATACOM, LAN SWITCHING CIRCUIT, PBGA553 |
| 封装： | 37.50 X 37.50 MM, 2.33 MM HEIGHT, LEAD FREE, MS-034, HSBGA-553 |
| 文件页数： | 16/155页 |
| 文件大小： | 1928K |
| 代理商： | ZL50418GKG2 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页
ZL50418
Data Sheet
112
Zarlink Semiconductor Inc.
12.3.6.16
PRG – Port Reservation for Giga ports
I2C Address h0B9, CPU Address 50F
Accessed by CPU, serial interface and I2C (R/W)
12.3.6.17
SFCB – Share FCB Size
I2C Address h0BA), CPU Address 510
Accessed by CPU, serial interface and I2C (R/W)
Bits [7:4]:
Expressed in multiples of 4 packets. Threshold for dropping all best effort
frames when destination port best efforts queues reaches UCC threshold,
shared pool is all used and source port reservation is at or below the
PR100[7:4] level. Also the threshold for initiating UC flow control.
Default:
- h36 for 24+2 configuration with memory 2 MB/bank;
- h24 for 24+2 configuration with 1MB/bank;
74
3
0
Buffer low threshold
SP buffer reservation
Bit [3:0]:
Per source port buffer reservation.
Define the space in the FDB reserved for each Gigabit port. Expressed in
multiples of 16 packets. For each packet 1536 bytes are reserved in the
memory.
Bits [7:4]:
Expressed in multiples of 16 packets. Threshold for dropping all best effort
frames when destination port best effort queues reach UCC threshold,
shared pool is all used and source port reservation is at or below the
PRG[7:4] level. Also the threshold for initiating UC flow control.
Default:
- h58 for memory 2 MB/bank;
- h35 for 1 MB/bank;
70
Shared pool buffer size
Bits [7:0]:
Expressed in multiples of 4 packets. Buffer reservation for shared pool.
Default:
- h64 for 24+2 configuration with memory of 2 MB/bank;
- h14 for 24+2 configuration with memory of 1 MB/bank;
相关PDF资料 |
PDF描述 |
|---|---|
| ZLW-2-B | 1 MHz - 1000 MHz RF/MICROWAVE DOUBLE BALANCED MIXER, 9.5 dB CONVERSION LOSS-MAX |
| ZMG71W | SINGLE COLOR LED, GREEN |
| ZMM5228/D1 | 3.9 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE |
| ZMM5242/D1 | 12 V, 0.5 W, SILICON, UNIDIRECTIONAL VOLTAGE REGULATOR DIODE |
| ZMV934ATC | VHF BAND, 12 V, SILICON, HYPERABRUPT VARIABLE CAPACITANCE DIODE |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ZL51B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL56B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V1B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL5V6B | 制造商:YEASHIN 制造商全称:YEASHIN 功能描述:500 mW DO-35 Hermetically Sealed Glass Zener Voltage Regulators |
| ZL60001 | 制造商:ZARLINK 制造商全称:Zarlink Semiconductor Inc 功能描述:High speed 2.5 Gbps 850 nm VCSEL |
发布紧急采购，3分钟左右您将得到回复。