- 您现在的位置：买卖IC网 > PDF目录278507 > ZPSD412A0-C-90UI 64K X 8 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQFP80 PDF资料下载
参数资料
| 型号： | ZPSD412A0-C-90UI |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 64K X 8 OTPROM, 40 I/O, PIA-GENERAL PURPOSE, PQFP80 |
| 封装： | PLASTIC, TQFP-80 |
| 文件页数： | 87/128页 |
| 文件大小： | 433K |
| 代理商： | ZPSD412A0-C-90UI |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页当前第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页
9.3.12 Port C and Port D – Functionality and Structure
Ports C and D are identical in function and structure and each can be configured to perform
one or more of the following operating modes:
t Standard MCU I/O Mode
t PLD Input – direct input to ZPLD
(PSD4XXA2 and ZPSD4XXA2 Only)
t Address Out – latched address outputs
– Port C: A[0-7] are assigned to pins PC[0-7]
– Port D: A[0-7] for 8-bit multiplexed bus or A[8-15] for 16-bit multiplexed
bus are assigned to pins PD0-7]
t Data Port
– Port C: D[0-7] for 8-bit non-multiplexed bus
– Port D: D[8-15] for 16-bit non-multiplexed bus
t Open Drain – select CMOS or Open Drain driver
Figures 29 and 30 show the structure of a Port C or D pin. If the pin is configured as output
port, the multiplexer selects one of the two inputs as output. If the pin is configured as input,
the input connects to :
t Data In Register as input in the Standard MCU I/O Mode
or
t ZPLD input (PSD4XXA2 and ZPSD4XXA2 Only)
9.3.13 Port E – Functionality and Structure
Port E can be configured to perform one or more of the following functions:
t Standard MCU I/O Mode
t PLD I/O (PSD4XXA2 and ZPSD4XXA2 Only)
t Address Out – latched address lines A[0-7] are assigned to pins PE[0-7]
t Alternate Function In – in this mode, the inputs to Port E pins are:
– PE0
BHE or PSEN or WRH or UDS or SIZ0
– PE1 – ALE
– PE7
APD CLK :clock input for Automatic Power Down Counter
Figure 31 shows the structure of a Port E pin. The Control Logic block selects one of four
sources through the multiplexer for pin output. If the pin is configured as input, the input
goes to:
t Data In Register as input in Standard MCU I/O Mode
or
t PE Macrocell as PLD input (PSD4XXA2 and ZPSD4XXA2 Only)
or
t Alternate Function In
PSD4XX Family
57
PSD4XX Family
The PSD4XX
Architecture
(cont.)
相关PDF资料 |
PDF描述 |
|---|---|
| ZPSD813F1-15J | 1M X 1 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 |
| ZPSD813F3V-20J | 1M X 1 FLASH, 27 I/O, PIA-GENERAL PURPOSE, PQCC52 |
| ZDVG10A | 7 SEG NUMERIC DISPLAY, GREEN, 10.16 mm |
| ZMG75W | SINGLE COLOR LED, GREEN, 2.3 mm |
| ZMGUY62M-01 | DUAL COLOR LED |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ZPSD412A1-12J | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| ZPSD412A1-12JI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| ZPSD412A1-12LI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| ZPSD412A1-12U | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
| ZPSD412A1-12UI | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field-Programmable Peripheral |
发布紧急采购，3分钟左右您将得到回复。