参数资料
| 型号： | 668-0003-C |
| 厂商： | Rabbit Semiconductor |
| 文件页数： | 20/228页 |
| 文件大小： | 0K |
| 描述： | IC CPU RABBIT2000 30MHZ 100PQFP |
| 标准包装： | 100 |
| 系列： | Rabbit 2000 |
| 处理器类型： | Rabbit 2000 8-位 |
| 速度： | 30MHz |
| 电压： | 2.7V，3V，3.3V，5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-BQFP |
| 供应商设备封装： | 100-PQFP（14x20） |
| 包装： | 托盘 |
| 其它名称： | 316-1004 668-0003 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页当前第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页
110
Rabbit 2000 Microprocessor User’s Manual
Compared to memory read/write cycles, which are each 2 or 3 clock cycles long respectively,
external I/O read/write cycles are always at least three clock cycles long.
The eight I/O bank control registers determine the number of I/O wait states applied to an
external I/O access within the zone controlled by each register even if the associated
strobes are not enabled.
The control over the generation of wait states is independent of whether or not the associ-
ated strobe in Port E is enabled. The upper 2 bits of each register determine the number of
wait states. The four choices are 1, 3, 7, or 15 wait states. On reset, the bits are cleared,
resulting in 15 wait states. The inhibit write function applies to both the Port E write
strobes and the /IOWR signal.
These control bits have no effect on the internal I/O space, which does not have wait states
associated with read or write access. Internal I/O read or write cycles are two clocks long.
The I/O strobes greatly simplify the interfacing of external devices. On reset, the upper 5
bits of each register are cleared. Parallel port E will not output these signals unless the
data-direction register bits are set for the desired output positions. In addition, the Port E
function register must be set to "1" for each position.
Each I/O bank is selected by the three most significant bits of the 16-bit I/O address.
Table 10-2 shows the relationship between the I/O control register and its corresponding
space in the 64K address space.
NOTE: Refer to Section 3.3.8 for a fix to a bug that manifests itself if an I/O instruction
(prefix IOI or IOE) is followed by one of 12 single-byte op codes that use HL as an
index register.
Table 10-2. External I/O Register Address Range and Pin Mapping
Control Register
Port E
Pin
I/O Address
A[15:13]
I/O Address
Range
IB0CR
PE0
000
0x0000–0x1FFF
IB1CR
PE1
001
0x2000–0x3FFF
IB2CR
PE2
010
0x4000–0x5FFF
IB3CR
PE3
011
0x6000–0x7FFF
IB4CR
PE4
100
0x8000–0x9FFF
IB5CR
PE5
101
0xA000–0xBFFF
IB6CR
PE6
110
0xC000–0xDFFF
IB7CR
PE7
111
0xE000–0xFFFF
相关PDF资料 |
PDF描述 |
|---|---|
| 668-0011 | IC MPU RABIT3000A 55.5MHZ128LQFP |
| 6PAIC3106IRGZRQ1 | IC AUDIO CODEC STEREO 48-QFN |
| 70001851 | DEVICE SERVER 1PORT SRL-ETHERNET |
| 73M1822-IM/F | MICRODAA VOICE DATA/FAX 42-QFN |
| 73M1866B-IM/F | MICRODAA SGL PCM HIGHWAY 42-QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 6680005578829 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680008268807 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680-00-882-0965 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680008912796 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680009296667 | 制造商: 功能描述: 制造商:undefined 功能描述: |
发布紧急采购，3分钟左右您将得到回复。