参数资料
| 型号： | 668-0003-C |
| 厂商： | Rabbit Semiconductor |
| 文件页数： | 3/228页 |
| 文件大小： | 0K |
| 描述： | IC CPU RABBIT2000 30MHZ 100PQFP |
| 标准包装： | 100 |
| 系列： | Rabbit 2000 |
| 处理器类型： | Rabbit 2000 8-位 |
| 速度： | 30MHz |
| 电压： | 2.7V，3V，3.3V，5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-BQFP |
| 供应商设备封装： | 100-PQFP（14x20） |
| 包装： | 托盘 |
| 其它名称： | 316-1004 668-0003 |
第1页第2页当前第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页
94
Rabbit 2000 Microprocessor User’s Manual
8.3 Memory Control Unit Registers
The Memory Bank Control Registers manage the physical memory space for the Rabbit
2000. There are four memory banks, where each bank is selected by the two most signifi-
cant bits of the 20-bit physical memory address. Each memory bank can be programmed to
have zero, one, two, or four wait states added automatically, and writes can be disabled or
enabled for each bank. The Rabbit 2000 chip has three memory chip selects, two memory
output enables, and two memory write enables. Any of these signals can be selected for
any memory bank. The final option available for each memory bank is to invert either or
both of the two most significant address bits while accessing a memory bank. This allows
each bank to contain four 256K byte pages, only one of which is available at a time.
In revisions A–C of the Rabbit 2000 chip, the reset state of the MB0CR register is set to
inhibit /WE0. See Section B.2.6 for more information.
8.3.1 Memory Bank Control Registers
Table 8-3 describes the operation of the four memory bank control registers. The registers
are write-only. Each register controls one quadrant in the 1M address space.
Bits 7,6—The number of wait states used in access to this quadrant. Without wait
states, read requires 2 clocks and write requires 3 clocks. The wait state adds to these
numbers. Wait states should only be used for memory data accesses (RAM or data
flash), not for memory from which instructions are executed (code memory).
Bits 5, 4—These bits allow the upper address lines to be inverted. This inversion occurs
after the logic that selects the bank register, so setting these lines has no effect on which
bank register is used. The inversion may be used to install a 1M memory chip in the
space normally allocated to a 256K chip. The larger memory can then be accessed as 4
pages of 256K each. There is no effect outside the quadrant that the memory bank con-
trol register is controlling.
Bit 3—Inhibits the write pulse to memory accessed in this quadrant. Useful for protect-
ing flash memory from an inadvertent write pulse, which will not actually write to the
flash because it is protected by lock codes, but will temporarily disable the flash mem-
ory and crash the system if the memory is used for code.
Bit 2—Selects which set of the two lines /OEx and /WEx will be driven for memory
accesses in this quadrant.
Bits 1,0—Determines which of the three chip select lines will be driven for memory
accesses to this quadrant.
All bits of the control register are initialized to zero on reset.
Table 8-3. Memory Bank Control Register x (MBxCR = 0x14+x)
Bits 7,6
Bit 5
Bit 4
Bit 3
Bit 2
Bits 1,0
00—4 wait states
01—2 wait states
10—1 wait states
11—0 wait states
1—Invert
address
A19
1—Invert
address
A18
1—Write-
protect memory
this quadrant
0—use /OE0, /WE0
1—use /OE1, /WE1
00—use /CS0
01—use /CS1
1x—use /CS2
相关PDF资料 |
PDF描述 |
|---|---|
| 668-0011 | IC MPU RABIT3000A 55.5MHZ128LQFP |
| 6PAIC3106IRGZRQ1 | IC AUDIO CODEC STEREO 48-QFN |
| 70001851 | DEVICE SERVER 1PORT SRL-ETHERNET |
| 73M1822-IM/F | MICRODAA VOICE DATA/FAX 42-QFN |
| 73M1866B-IM/F | MICRODAA SGL PCM HIGHWAY 42-QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 6680005578829 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680008268807 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680-00-882-0965 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680008912796 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680009296667 | 制造商: 功能描述: 制造商:undefined 功能描述: |
发布紧急采购，3分钟左右您将得到回复。