参数资料
| 型号： | 668-0003-C |
| 厂商： | Rabbit Semiconductor |
| 文件页数： | 60/228页 |
| 文件大小： | 0K |
| 描述： | IC CPU RABBIT2000 30MHZ 100PQFP |
| 标准包装： | 100 |
| 系列： | Rabbit 2000 |
| 处理器类型： | Rabbit 2000 8-位 |
| 速度： | 30MHz |
| 电压： | 2.7V，3V，3.3V，5V |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-BQFP |
| 供应商设备封装： | 100-PQFP（14x20） |
| 包装： | 托盘 |
| 其它名称： | 316-1004 668-0003 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页当前第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页
146
Rabbit 2000 Microprocessor User’s Manual
13.3.2 Master-Slave Messaging Protocol
In this protocol the master sends messages to the slave and receives an acknowledgement
message. The protocol can be polled or interrupt driven. Generally, the master sends a
message that has a message type code, perhaps a byte count, and the text of the message.
The slave responds with a similar message as an acknowledgement. Nothing happens
unless the master sends a message. The slave is not allowed to initiate a message, but the
slave could signal the master by using a parallel port line other than /SLAVEATN or by
placing data in one of the registers the master can read without interfering with the mes-
sage protocol.
The master sends a message byte by storing it in SPD0R. The slave notices that SPD0R is
full and reads the byte. When the master notices that SPD0R is empty because the slave
read it, the master stores the next byte in SPD0R. Either side can tell if any register is
empty or full by reading the status register. When the slave acknowledges the message
with a reply message, the process is reversed. To perform the protocol with interrupts, a
slave interrupt can be generated each time the slave receives a character. The slave can
acknowledge the master by reading SPD0R if the master is polling for the slave response
to each character. If the master is to be interrupted to acknowledge each character, the
slave can create an interrupt in the master by storing a dummy character in SPD0R to cre-
ate a master interrupt, assuming that the /SLAVEATTN line is wired to interrupt the mas-
ter. The acknowledgement message works in a similar manner, except that the master
writes a dummy character to interrupt the slave to say that it has the character.
Several problems can arise if there are dual interrupts for each character transmitted. One
problem is that the message transmission rate will free run at a speed limited by the inter-
rupt latency and compute speed of each processor. This could consume a high percentage
of the compute resources of one or both processors, starving other processes and espe-
cially interrupt routines, for compute time. If this is a problem, then a timed interrupt can
be used to drive the process on one side, thus limiting the data transmission rate.
Another solution, which may be better than limiting the transmission rate, is to use inter-
rupts only for the first byte of the message on the slave side, and then lower the interrupt
priority and conduct the rest of the transaction as a polled transaction. On the master side
the entire transaction can be a polled transaction. In this case, the entire transaction takes
place in the interrupt routine on the slave, but other interrupts are not inhibited since the
priority has been lowered.
A typical slave system consists of a Rabbit microprocessor and a RAM memory con-
nected to it. The clock can be provided either by connecting a crystal, or crystals to the
slave or by providing an external clock, which could be the master’s clock. The reset line
of the slave would normally be driven by the master. At system startup time the master
resets the slave and cold boots it via the slave port. (The SMODE pins must be configured
for this.) Once the software is loaded into the slave, the slave can begin to perform its
function.
相关PDF资料 |
PDF描述 |
|---|---|
| 668-0011 | IC MPU RABIT3000A 55.5MHZ128LQFP |
| 6PAIC3106IRGZRQ1 | IC AUDIO CODEC STEREO 48-QFN |
| 70001851 | DEVICE SERVER 1PORT SRL-ETHERNET |
| 73M1822-IM/F | MICRODAA VOICE DATA/FAX 42-QFN |
| 73M1866B-IM/F | MICRODAA SGL PCM HIGHWAY 42-QFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| 6680005578829 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680008268807 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680-00-882-0965 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680008912796 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| 6680009296667 | 制造商: 功能描述: 制造商:undefined 功能描述: |
发布紧急采购，3分钟左右您将得到回复。