参数资料
| 型号： | AD9510BCPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 27/56页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK DIST 8OUT PLL 64LFCSP |
| 标准包装： | 1 |
| 类型： | 扇出缓冲器（分配），除法器 |
| PLL： | 是 |
| 输入： | 时钟 |
| 输出： | CMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:8 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 1.2GHz |
| 除法器/乘法器： | 是/无 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 64-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 64-LFCSP-VQ（9x9） |
| 包装： | 托盘 |
| 配用： | AD9510-VCO/PCBZ-ND - BOARD EVALUATION FOR AD9510 AD9510/PCBZ-ND - BOARD EVALUATION FOR AD9510 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页当前第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页
Data Sheet
AD9510
Rev. B | Page 33 of 56
Example 1:
Set the Divide Ratio = 2
HIGH_CYCLES = 0
LOW_CYCLES = 0
Divide Ratio = (0 + 1) + (0 + 1) = 2
Example 2:
Set Divide Ratio = 8
HIGH_CYCLES = 3
LOW_CYCLES = 3
Divide Ratio = (3 + 1) + (3 + 1) = 8
Note that a Divide Ratio of 8 can also be obtained by setting:
HIGH_CYCLES = 2
LOW_CYCLES = 4
Divide Ratio = (2 + 1) + (4 + 1) = 8
Although the second set of settings produces the same divide
ratio, the resulting duty cycle is not the same.
Setting the Duty Cycle
The duty cycle and the divide ratio are related. Different
divide ratios have different duty cycle options. For example, if
Divide Ratio = 2, the only duty cycle possible is 50%. If the
Divide Ratio = 4, the duty cycle can be 25%, 50%, or 75%.
The duty cycle is set by
Duty Cycle = (HIGH_CYCLES + 1)/((HIGH_CYCLES + 1)
+ (LOW_CYCLES + 1))
See Table 18 for the values for the available duty cycles for each
divide ratio.
Table 18. Duty Cycle and Divide Ratio
Divide Ratio
Duty Cycle (%)
Address 0x48 to
Address 0x56
LO[7:4]
HI[3:0]
2
50
0
3
67
0
1
3
33
1
0
4
50
1
4
75
0
2
4
25
2
0
5
60
1
2
5
40
2
1
5
80
0
3
5
20
3
0
6
50
2
6
67
1
3
6
33
3
1
6
83
0
4
6
17
4
0
7
57
2
3
7
43
3
2
7
71
1
4
7
29
4
1
7
86
0
5
7
14
5
0
8
50
3
8
63
2
4
8
38
4
2
8
75
1
5
8
25
5
1
8
88
0
6
8
13
6
0
9
56
3
4
9
44
4
3
9
67
2
5
Divide Ratio
Duty Cycle (%)
Address 0x48 to
Address 0x56
LO[7:4]
HI[3:0]
9
33
5
2
9
78
1
6
9
22
6
1
9
89
0
7
9
11
7
0
10
50
4
10
60
3
5
10
40
5
3
10
70
2
6
10
30
6
2
10
80
1
7
10
20
7
1
10
90
0
8
10
8
0
11
55
4
5
11
45
5
4
11
64
3
6
11
36
6
3
11
73
2
7
11
27
7
2
11
82
1
8
11
18
8
1
11
91
0
9
11
9
0
12
50
5
12
58
4
6
12
42
6
4
12
67
3
7
12
33
7
3
12
75
2
8
12
25
8
2
相关PDF资料 |
PDF描述 |
|---|---|
| VI-BWF-MW-B1 | CONVERTER MOD DC/DC 72V 100W |
| AD9520-5BCPZ | IC CLOCK GEN EXT VCO 64-LFCSP |
| M83723/83G1203N | CONN RCPT 3POS WALL MT W/PINS |
| X9116WM8 | IC DIGITAL POT 10K 16TP 8MSOP |
| MS27467E25F35SD | CONN PLUG 128POS STRAIGHT W/SCKT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9510BCPZ-REEL7 | 功能描述:IC CLOCK DIST 8OUT PLL 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
| AD9510-VCO/PCB | 制造商:Analog Devices 功能描述:EVAL BD FOR 1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE, DIVIDER - Bulk 制造商:Analog Devices 功能描述:IC ((NS)) |
| AD9510-VCO/PCBZ | 功能描述:BOARD EVALUATION FOR AD9510 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源 |
| AD9511 | 制造商:AD 制造商全称:Analog Devices 功能描述:1.2 GHz Clock Distribution IC, PLL Core, Dividers, Delay Adjust, Five Outputs |
| AD9511/PCB | 制造商:Analog Devices 功能描述:1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE,DIVIDERS, DELAY ADJUST, FIVE OUTPUTS 制造商:Analog Devices 功能描述:EVAL BD FOR AD9511 1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE,D - Bulk |
发布紧急采购，3分钟左右您将得到回复。