收藏本站
参数资料
型号： AD9510BCPZ
厂商： Analog Devices Inc
文件页数： 40/56页
文件大小： 0K
描述： IC CLOCK DIST 8OUT PLL 64LFCSP
标准包装： 1
类型： 扇出缓冲器（分配），除法器
PLL： 是
输入： 时钟
输出： CMOS，LVDS，LVPECL
电路数： 1
比率 - 输入:输出： 2:8
差分 - 输入:输出： 是/是
频率 - 最大： 1.2GHz
除法器/乘法器： 是/无
电源电压： 3.135 V ~ 3.465 V
工作温度： -40°C ~ 85°C
安装类型： 表面贴装
封装/外壳： 64-VFQFN 裸露焊盘，CSP
供应商设备封装： 64-LFCSP-VQ（9x9）
包装： 托盘
配用： AD9510-VCO/PCBZ-ND - BOARD EVALUATION FOR AD9510
AD9510/PCBZ-ND - BOARD EVALUATION FOR AD9510
Data Sheet
AD9510
Rev. B | Page 45 of 56
Addr
(Hex)
Parameter
Bit 7 (MSB)
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
(LSB)
Def.
Value
(Hex)
Notes
3E
LVPECL OUT2
Not used
Output level[3:2]
Power-down[1:0]
08
On
3F
LVPECL OUT3
Not used
Output level[3:2]
Power-down[1:0]
08
On
40
LVDS_CMOS
OUT4
Not used
CMOS
inverted
driver on
Logic
select
Output level[2:1]
Output
power
02
LVDS, on
41
LVDS_CMOS
OUT5
Not used
CMOS
inverted
driver on
Logic
select
Output level[2:1]
Output
power
02
LVDS, on
42
LVDS_CMOS
OUT6
Not used
CMOS
inverted
driver on
Logic
select
Output level[2:1]
Output
power
03
LVDS, off
43
LVDS_CMOS
OUT7
Not used
CMOS
inverted
driver on
Logic
select
Output level[2:1]
Output
power
03
LVDS, off
44
Not used
CLK1 and
CLK2
Input
receivers
45
Clocks select,
power-down
(PD) options
Not used
CLKs in
PD
REFIN PD
CLK to
PLL
PD
CLK2
PD
CLK1
PD
Select
CLK IN
01
All clocks
on, select
CLK1
46,
47
Not used
Dividers
48
Divider 0
Low cycles[7:4]
High cycles[3:0]
00
Divide by 2
49
Divider 0
Bypass
No sync
Force
Start H/L
Phase offset[3:0]
00
Phase = 0
4A
Divider 1
Low cycles[7:4]
High cycles[3:0]
00
Divide by 2
4B
Divider 1
Bypass
No sync
Force
Start H/L
Phase offset[3:0]
00
Phase = 0
4C
Divider 2
Low cycles[7:4]
High cycles[3:0]
11
Divide by 4
4D
Divider 2
Bypass
No sync
Force
Start H/L
Phase offset[3:0]
00
Phase = 0
4E
Divider 3
Low cycles[7:4]
High cycles[3:0]
33
Divide by 8
4F
Divider 3
Bypass
No sync
Force
Start H/L
Phase offset[3:0]
00
Phase = 0
50
Divider 4
Low cycles[7:4]
High cycles[3:0]
00
Divide by 2
51
Divider 4
Bypass
No sync
Force
Start H/L
Phase offset[3:0]
00
Phase = 0
52
Divider 5
Low cycles[7:4]
High cycles[3:0]
11
Divide by 4
53
Divider 5
Bypass
No sync
Force
Start H/L
Phase offset[3:0]
00
Phase = 0
54
Divider 6
Low cycles[7:4]
High cycles[3:0]
00
Divide by 2
55
Divider 6
Bypass
No sync
Force
Start H/L
Phase offset[3:0]
00
Phase = 0
56
Divider 7
Low cycles[7:4]
High cycles[3:0]
00
Divide by 2
57
Divider 7
Bypass
No sync
Force
Start H/L
Phase offset[3:0]
00
Phase = 0
Function
58
FUNCTION
Pin and sync
Not used
Set FUNCTION Pin
PD sync
PD all
ref.
Sync
reg.
Sync
select
Sync
enable
00
FUNCTION
pin =
RESETB
59
Not used
5A
Update
registers
Not used
Update
registers
00
Self-
clearing bit
END
相关PDF资料
PDF描述
VI-BWF-MW-B1 CONVERTER MOD DC/DC 72V 100W
AD9520-5BCPZ IC CLOCK GEN EXT VCO 64-LFCSP
M83723/83G1203N CONN RCPT 3POS WALL MT W/PINS
X9116WM8 IC DIGITAL POT 10K 16TP 8MSOP
MS27467E25F35SD CONN PLUG 128POS STRAIGHT W/SCKT
相关代理商/技术参数
参数描述
AD9510BCPZ-REEL7 功能描述:IC CLOCK DIST 8OUT PLL 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR)
AD9510-VCO/PCB 制造商:Analog Devices 功能描述:EVAL BD FOR 1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE, DIVIDER - Bulk 制造商:Analog Devices 功能描述:IC ((NS))
AD9510-VCO/PCBZ 功能描述:BOARD EVALUATION FOR AD9510 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源
AD9511 制造商:AD 制造商全称:Analog Devices 功能描述:1.2 GHz Clock Distribution IC, PLL Core, Dividers, Delay Adjust, Five Outputs
AD9511/PCB 制造商:Analog Devices 功能描述:1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE,DIVIDERS, DELAY ADJUST, FIVE OUTPUTS 制造商:Analog Devices 功能描述:EVAL BD FOR AD9511 1.2 GHZ CLOCK DISTRIBUTION IC, PLL CORE,D - Bulk
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*