- 您现在的位置：买卖IC网 > PDF目录16848 > AD9523-1/PCBZ (Analog Devices Inc)BOARD EVAL FOR AD9523-1 PDF资料下载
参数资料
| 型号： | AD9523-1/PCBZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 43/60页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR AD9523-1 |
| 设计资源： | AD9523(-1) Eval Board Schematic AD9523(-1) BOM AD9523(-1) Gerber Files |
| 标准包装： | 1 |
| 主要目的： | 计时，时钟发生器 |
| 嵌入式： | 否 |
| 已用 IC / 零件： | AD9523 |
| 主要属性： | 板载 PLL 环路滤波器 |
| 次要属性： | LED 状态指示器 |
| 已供物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页当前第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
AD9523-1
Rev. B | Page 48 of 60
Table 42. PLL1 Miscellaneous Control
Address
Bits
Bit Name
Description
7
Enable REFB R divider
independent division control
1: REFB R divider is controlled by Register 0x012 and Register 0x013.
0: REFB R divider is set to the same setting as the REFA R divider (Register 0x010
and Register 0x011). This requires that, for the loop to stay locked, the REFA and
REFB input frequencies must be the same.
6
OSC_CTRL control voltage to
VCC/2 when reference clock fails
High permits the OSC_CTRL control voltage to be forced to midsupply when the
feedback or input clocks fail. Low tristates the charge pump output.
1: OSC_CTRL control voltage goes to VCC/2.
0: OSC_CTRL control voltage tracks the tristated (high impedance) charge pump
(through the buffer).
5
Reserved
Reserved.
Programs the REFA, REFB mode selection (default = 000).
REF_SEL
Pin
Bit 4
Bit 3
Bit 2
Description
0
Nonrevertive: stay on REFB.
0
1
Revert to REFA.
0
1
0
Select REFA.
0
1
Select REFB.
0
1
REF_SEL pin = 0 (low): REFA.
[4:2]
Reference selection mode
1
REF_SEL pin = 1 (high): REFB.
1
Bypass REFB R divider
Puts the divider into bypass mode (same as programming divider word to 0 or 1).
1: divider in bypass mode (divide = 1).
0: divider normal operation.
0x01C
0
Bypass REFA R divider
Puts the divider into bypass mode (same as programming divider word to 0 or 1).
1: divider in bypass mode (divide = 1).
0: divider normal operation.
1 X = don’t care.
Table 43. PLL1 Loop Filter Zero Resistor Control
Address
Bits
Bit Name
Description
[7:4]
Reserved
Reserved.
Programs the value of the zero resistor, RZERO.
Bit 3
Bit 2
Bit 1
Bit 0
RZERO Value (kΩ)
0
883
0
1
677
0
1
0
341
0
1
135
0
1
0
10
0
1
0
1
10
0
1
0
10
0
1
10
0x01D
[3:0]
PLL1 loop filter, RZERO
1
0
Use external resistor
相关PDF资料 |
PDF描述 |
|---|---|
| V150C5C100BF | CONVERTER MOD DC/DC 5V 100W |
| V150C5C100BL3 | CONVERTER MOD DC/DC 5V 100W |
| V150C5C100B3 | CONVERTER MOD DC/DC 5V 100W |
| V150C5C100B2 | CONVERTER MOD DC/DC 5V 100W |
| AD9512/PCBZ | BOARD EVAL FOR AD9512 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9523BCPZ | 功能描述:IC INTEGER-N CLCK GEN 72LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9523BCPZ-REEL7 | 功能描述:IC INTEGER-N CLCK GEN 72LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9524 | 制造商:AD 制造商全称:Analog Devices 功能描述:Jitter Cleaner and Clock Generator with 6 Differential or 13 LVCMOS Outputs |
| AD9524/PCBZ | 功能描述:BOARD EVAL FOR AD9524 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源 |
| AD9524BCPZ | 功能描述:IC INTEGER-N CLCK GEN 48LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
发布紧急采购，3分钟左右您将得到回复。