参数资料
型号: AD9553BCPZ-REEL7
厂商: Analog Devices Inc
文件页数: 34/44页
文件大小: 0K
描述: IC INTEGER-N CLCK GEN 32LFCSP
标准包装: 1,500
类型: 时钟/频率转换器
PLL:
主要目的: 以太网,GPON,SONET/SHD,T1/E1
输入: CMOS,LVDS,晶体
输出: CMOS,LVDS,LVPECL
电路数: 1
比率 - 输入:输出: 1:2
差分 - 输入:输出: 是/是
频率 - 最大: 810MHz
电源电压: 3.135 V ~ 3.465 V
工作温度: -40°C ~ 85°C
安装类型: 表面贴装
封装/外壳: 32-WFQFN 裸露焊盘,CSP
供应商设备封装: 32-LFCSP(5x5)
包装: 带卷 (TR)
配用: AD9553/PCBZ-ND - BOARD EVAL FOR AD9553
AD9553
Rev. A | Page 4 of 44
RESET PIN
Table 4.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
INPUT CHARACTERISTICS1
Input Voltage High, V
IH
1.96
V
Input Voltage Low, V
IL
0.85
V
Input Current High, I
INH
0.3
12.5
A
Input Current Low, I
INL
31
43
A
MINIMUM PULSE WIDTH LOW
150
s
Tested with an active source driving the RESET pin
1 The RESET pin has a 100 kΩ internal pull-up resistor.
REFERENCE CLOCK INPUT CHARACTERISTICS
Table 5.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
DIFFERENTIAL INPUT
Input Frequency Range
0.008
250
MHz
710
MHz
Assumes minimum LVDS input level and requires
bypassing of the divide-by-5 divider and ×2 multiplier
Common-Mode Internally Generated
Input Voltage
613
692
769
mV
Use ac coupling to preserve the internal dc bias of the
differential input
Differential Input Voltage Sensitivity
250
mV p-p
Requires ac coupling; can accommodate single-ended
input by ac grounding unused input; the instantaneous
voltage on either pin must not exceed the 3.3 V dc supply
rails
Differential Input Resistance
5
Differential Input Capacitance
3
pF
Duty Cycle
Pulse width high and pulse width low specifications
establish the bounds for duty cycle
Pulse Width Low
1.6
ns
Up to 250 MHz
Pulse Width High
1.6
ns
Up to 250 MHz
Pulse Width Low
0.64
ns
Beyond 250 MHz, up to 710 MHz
Pulse Width High
0.64
ns
Beyond 250 MHz, up to 710 MHz
CMOS SINGLE-ENDED INPUT
Input Frequency Range
0.008
200
MHz
Input High Voltage
1.62
V
Input Low Voltage
0.52
V
Input Threshold Voltage
1.0
V
When ac coupling to the input receiver, the user must dc
bias the input to 1 V; the single-ended CMOS input is 3.3 V
compatible
Input High Current
0.04
A
Input Low Current
0.03
A
Input Capacitance
3
pF
Duty Cycle
Pulse width high and pulse width low establish the
bounds for duty cycle
Pulse Width Low
2
ns
Pulse Width High
2
ns
×2 FREQUENCY MULTIPLIER
125
MHz
To avoid excessive reference spurs, the ×2 multiplier
requires 48% to 52% duty cycle; reference clock input
frequencies greater than 125 MHz require the use of the
divide-by-5 divider
相关PDF资料
PDF描述
AD9557BCPZ-REEL7 IC CLK XLATR PLL 1250MHZ 40LFCSP
AD9558BCPZ-REEL7 IC CLK XLATR PLL 1250MHZ 64LFCSP
AD9571ACPZPEC-R7 IC PLL CLOCK GEN 25MHZ 40LFCSP
AD9572ACPZLVD-R7 IC PLL CLOCK GEN 25MHZ 40LFCSP
AD9573ARUZ-RL7 IC PCI CLCOK GEN 25MHZ 16TSSOP
相关代理商/技术参数
参数描述
AD9554/PCBZ 功能描述:AD9554 - Timing, Clock Generator Evaluation Board 制造商:analog devices inc. 系列:- 零件状态:有效 主要用途:计时,时钟发生器 嵌入式:- 使用的 IC/零件:AD9554 主要属性:- 辅助属性:LED 状态指示器 所含物品:板 标准包装:1
AD9554-1/PCBZ 功能描述:AD9554-1 - Timing, Clock Generator Evaluation Board 制造商:analog devices inc. 系列:- 零件状态:有效 主要用途:计时,时钟发生器 嵌入式:- 使用的 IC/零件:AD9554-1 主要属性:- 辅助属性:LED 状态指示器 所含物品:板 标准包装:1
AD9554-1BCPZ 功能描述:IC PLL CLOCK GEN 4OUT 72LFCSP 制造商:analog devices inc. 系列:- 包装:托盘 零件状态:有效 PLL:是 主要用途:以太网,SONET/SDH,Stratum 输入:CMOS,LVDS 输出:HCSL,LVDS,LVPECL 电路数:1 比率 - 输入:输出:4:4 差分 - 输入:输出:是/是 频率 - 最大值:942MHz 电压 - 电源:1.4 V ~ 2.625 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:56-WFQFN 裸焊盘,CSP 供应商器件封装:56-LFCSP-WQ(8x8) 标准包装:1
AD9554-1BCPZ-REEL7 功能描述:IC PLL CLOCK GEN 4OUT 72LFCSP 制造商:analog devices inc. 系列:- 包装:带卷(TR) 零件状态:有效 PLL:是 主要用途:以太网,SONET/SDH,Stratum 输入:CMOS,LVDS 输出:HCSL,LVDS,LVPECL 电路数:1 比率 - 输入:输出:4:4 差分 - 输入:输出:是/是 频率 - 最大值:942MHz 电压 - 电源:1.4 V ~ 2.625 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:56-WFQFN 裸焊盘,CSP 供应商器件封装:56-LFCSP-WQ(8x8) 标准包装:750
AD9554BCPZ 功能描述:IC CLOCK TRANSLATOR 8OUT 72LFCSP 制造商:analog devices inc. 系列:- 包装:托盘 零件状态:有效 PLL:是 主要用途:以太网,SONET/SDH,Stratum 输入:CMOS,LVDS 输出:HCSL,LVDS,LVPECL 电路数:1 比率 - 输入:输出:4:8 差分 - 输入:输出:是/是 频率 - 最大值:941MHz 电压 - 电源:1.47 V ~ 1.89 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:72-VFQFN 裸露焊盘,CSP 供应商器件封装:72-LFCSP-VQ(10x10) 标准包装:1