- 您现在的位置：买卖IC网 > PDF目录11659 > AD9991KCPZ (Analog Devices Inc)IC CCD SIGNAL PROCESSOR 56-LFCSP PDF资料下载
参数资料
| 型号： | AD9991KCPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 51/60页 |
| 文件大小： | 0K |
| 描述： | IC CCD SIGNAL PROCESSOR 56-LFCSP |
| 标准包装： | 1 |
| 类型： | CCD 信号处理器，10 位 |
| 输入类型： | 逻辑 |
| 输出类型： | 逻辑 |
| 接口： | 3 线串口 |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 56-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 56-LFCSP-VQ（8x8） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页当前第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
AD9991
–55–
Table XLVII. Field 0 Register Map (continued)
Data Bit Default
Address Content
Value
Register Name
Description
D5
[3:0]
0
VPATSECOND_0
Selected Second V-Pattern Group for VSG Active Line.
[9:4]
0
SGMASK_0
Masking of VSG Outputs during VSG Active Line.
[21:10]
0
SGPATSEL_0
Selection of VSG Patterns for Each VSG Output.
D6
[11:0]
0
SGLINE1_0
VSG Active Line 1.
[23:12]
0
SGLINE2_0
VSG Active Line 2 (if no Second Line Needed, Set to Same as Line 1 or Max).
D7
[11:0]
0
SCP5_0
V-Sequence Change Position #5 for Field 0.
[23:12]
0
SCP6_0
V-Sequence Change Position #6 for Field 0.
Table XLVIII. Field 1 Register Map
Data Bit Default
Address Content
Value
Register Name
Description
D8
[3:0]
0
VSEQSEL0_1
Selected V-Sequence for Region 0.
[4]
0
SWEEP0_1
Select Sweep Region for Region 0. 0 = No Sweep, 1 = Sweep.
[5]
0
MULTI0_1
Select Multiplier Region for Region 0. 0 = No Multiplier, 1 = Multiplier.
[9:6]
0
VSEQSEL1_1
Selected V-Sequence for Region 1.
[10]
0
SWEEP1_1
Select Sweep Region for Region 1. 0 = No Sweep, 1 = Sweep.
[11]
0
MULTI1_1
Select Multiplier Region for Region 1. 0 = No Multiplier, 1 = Multiplier.
[15:12]
0
VSEQSEL2_1
Selected V-Sequence for Region 2.
[16]
0
SWEEP2_1
Select Sweep Region for Region 2. 0 = No Sweep, 1 = Sweep.
[17]
0
MULTI2_1
Select Multiplier Region for Region 2. 0 = No Multiplier, 1 = Multiplier.
[21:18]
0
VSEQSEL3_1
Selected V-Sequence for Region 3.
[22]
0
SWEEP3_1
Select Sweep Region for Region 3. 0 = No Sweep, 1 = Sweep.
[23]
0
MULTI3_1
Select Multiplier Region for Region 3. 0 = No Multiplier, 1 = Multiplier.
D9
[3:0]
0
VSEQSEL4_1
Selected V-Sequence for Region 4.
[4]
0
SWEEP4_1
Select Sweep Region for Region 4. 0 = No Sweep, 1 = Sweep.
[5]
0
MULTI4_1
Select Multiplier Region for Region 4. 0 = No Multiplier, 1 = Multiplier.
[9:6]
0
VSEQSEL5_1
Selected V-Sequence for Region 5.
[10]
0
SWEEP5_1
Select Sweep Region for Region 5. 0 = No Sweep, 1 = Sweep.
[11]
0
MULTI5_1
Select Multiplier Region for Region 5. 0 = No Multiplier, 1 = Multiplier.
[15:12]
0
VSEQSEL6_1
Selected V-Sequence for Region 6.
[16]
0
SWEEP6_1
Select Sweep Region for Region 6. 0 = No Sweep, 1 = Sweep.
[17]
0
MULTI6_1
Select Multiplier Region for Region 6. 0 = No Multiplier, 1 = Multiplier.
[23:18]
UNUSED
Unused.
DA
[11:0]
0
SCP1_1
V-Sequence Change Position #1 for Field 1.
[23:12]
0
SCP2_1
V-Sequence Change Position #2 for Field 1.
DB
[11:0]
0
SCP3_1
V-Sequence Change Position #3 for Field 1.
[23:12]
0
SCP4_1
V-Sequence Change Position #4 for Field 1.
DC
[11:0]
0
VDLEN_1
VD Field Length (Number of Lines) for Field 1.
[23:12]
0
HDLAST_1
HD Line Length (Number of Pixels) for Last Line in Field 1.
DD
[3:0]
0
VPATSECOND_1
Selected Second V-Pattern Group for VSG Active Line.
[9:4]
0
SGMASK_1
Masking of VSG Outputs during VSG Active Line.
[21:10]
0
SGPATSEL_1
Selection of VSG Patterns for Each VSG Output.
DE
[11:0]
0
SGLINE1_1
VSG Active Line 1.
[23:12]
0
SGLINE2_1
VSG Active Line 2 (if no Second Line Needed, Set to Same as Line 1 or Max).
DF
[11:0]
0
SCP5_1
V-Sequence Change Position #5 for Field 1.
[23:12]
0
SCP6_1
V-Sequence Change Position #6 for Field 1.
REV. 0
相关PDF资料 |
PDF描述 |
|---|---|
| VE-JN4-IZ-B1 | CONVERTER MOD DC/DC 48V 25W |
| VE-JN4-IY-F4 | CONVERTER MOD DC/DC 48V 50W |
| VE-JN4-IY-F2 | CONVERTER MOD DC/DC 48V 50W |
| AD9923ABBCZRL | IC PROCESSOR CCD 12BIT 105CSPBGA |
| 1-413589-1 | CONN PLUG BNC JIS 3C-2V CRIMP AU |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9991KCPZRL | 功能描述:IC CCD SIGNAL PROCESSOR 56-LFCSP RoHS:是 类别:集成电路 (IC) >> 接口 - 传感器和探测器接口 系列:- 其它有关文件:Automotive Product Guide 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:74 系列:- 类型:触控式传感器 输入类型:数字 输出类型:数字 接口:JTAG，串行 电流 - 电源:100µA 安装类型:表面贴装 封装/外壳:20-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:20-TSSOP 包装:管件 |
| AD9992 | 制造商:AD 制造商全称:Analog Devices 功能描述:12-Bit CCD Signal Processor with Precision Timing Generator |
| AD9992_07 | 制造商:AD 制造商全称:Analog Devices 功能描述:12-Bit CCD Signal Processor with Precision Timing Generator |
| AD9992BBCZ | 功能描述:IC CCD SGNL PROC 12BIT 105CSPBGA RoHS:是 类别:集成电路 (IC) >> 接口 - 传感器和探测器接口 系列:- 其它有关文件:Automotive Product Guide 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:74 系列:- 类型:触控式传感器 输入类型:数字 输出类型:数字 接口:JTAG，串行 电流 - 电源:100µA 安装类型:表面贴装 封装/外壳:20-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:20-TSSOP 包装:管件 |
| AD9992BBCZRL | 功能描述:IC CCD SGNL PROC 12BIT 105CSPBGA RoHS:是 类别:集成电路 (IC) >> 接口 - 传感器和探测器接口 系列:- 其它有关文件:Automotive Product Guide 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:74 系列:- 类型:触控式传感器 输入类型:数字 输出类型:数字 接口:JTAG，串行 电流 - 电源:100µA 安装类型:表面贴装 封装/外壳:20-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:20-TSSOP 包装:管件 |
发布紧急采购，3分钟左右您将得到回复。