收藏本站
参数资料
型号： ADSP-BF524KBCZ-4
厂商： Analog Devices Inc
文件页数： 29/88页
文件大小： 0K
描述： IC DSP CTRLR 400MHZ 289CSPBGA
标准包装： 1
系列： Blackfin®
类型： 定点
接口： DMA，I²C，PPI，SPI，SPORT，UART，USB
时钟速率： 400MHz
非易失内存： ROM（32 kB）
芯片上RAM： 132kB
电压 - 输入/输出： 1.8V，2.5V，3.3V
电压 - 核心： 1.30V
工作温度： 0°C ~ 70°C
安装类型： 表面贴装
封装/外壳： 289-LFBGA，CSPBGA
供应商设备封装： 289-CSPBGA（12x12）
包装： 托盘
ADSP-BF522/ADSP-BF523/ADSP-BF524/ADSP-BF525/ADSP-BF526/ADSP-BF527
Table 11 shows settings for TWI_DT in the NONGPIO_DRIVE
register. Set this register prior to using the TWI port.
Table 11. TWI_DT Field Selections and V DDEXT /V BUSTWI
TWI_DT
000 (default) 1
001
010
011
100
101
110
111 (reserved)
V DDEXT Nominal
3.3
1.8
2.5
1.8
3.3
1.8
2.5
–
V BUSTWI Min
2.97
1.7
2.97
2.97
4.5
2.25
2.25
–
V BUSTWI Nominal
3.3
1.8
3.3
3.3
5
2.5
2.5
–
V BUSTWI Max
3.63
1.98
3.63
3.63
5.5
2.75
2.75
–
Unit
V
V
V
V
V
V
V
–
1
Designs must comply with the V DDEXT and V BUSTWI voltages specified for the default TWI_DT setting for correct JTAG boundary scan operation during reset.
Clock Related Operating Conditions
for ADSP-BF522/ADSP-BF524/ADSP-BF526 Processors
Table 12 describes the core clock timing requirements for the
ADSP-BF522/ADSP-BF524/ADSP-BF526 processors. Take care
in selecting MSEL, SSEL, and CSEL ratios so as not to exceed the
maximum core clock and system clock (see Table 14 ). Table 13
describes phase-locked loop operating conditions.
Table 12. Core Clock (CCLK) Requirements (All Instruction Rates 1 ) for ADSP-BF522/ADSP-BF524/ADSP-BF526 Processors
Parameter
Nominal Voltage Setting
Max
Unit
f CCLK
f CCLK
Core Clock Frequency (V DDINT =1.33 V minimum)
Core Clock Frequency (V DDINT = 1.235 V minimum)
1.40 V
1.30 V
400 2
300
MHz
MHz
1
2
See the Ordering Guide on Page 88 .
Applies to 400 MHz models only. See the Ordering Guide on Page 88 .
Table 13. Phase-Locked Loop Operating Conditions for ADSP-BF522/ADSP-BF524/ADSP-BF526 Processors
Parameter
Min
Max
Unit
f VCO
Voltage Controlled Oscillator (VCO) Frequency
70
Instruction Rate 1
MHz
1
See the Ordering Guide on Page 88 .
Table 14. SCLK Conditions for ADSP-BF522/ADSP-BF524/ADSP-BF526 Processors
V DDEXT /V DDMEM
1.8 V Nominal 1
V DDEXT /V DDMEM
2.5 V or 3.3 V Nominal
Parameter
Max
Max
Unit
f SCLK
f SCLK
CLKOUT/SCLK Frequency (V DDINT ≥ 1.33 V) 2
CLKOUT/SCLK Frequency (V DDINT < 1.33 V)
80
80
100
80
MHz
MHz
1
2
If either V DDEXT or V DDMEM are operating at 1.8 V nominal, f SCLK is constrained to 80 MHz.
f SCLK must be less than or equal to f CCLK and is subject to additional restrictions for SDRAM interface operation. See Table 37 on Page 47 .
Rev. D |
Page 29 of 88 | July 2013
相关PDF资料
PDF描述
VI-23R-CY-F3 CONVERTER MOD DC/DC 7.5V 50W
RW2-243.3D/H3 CONV DC/DC 2W 18-36VIN +/-3.3V
VI-23P-CY-F3 CONVERTER MOD DC/DC 13.8V 50W
RW2-243.3D/H2/SMD CONV DC/DC 2W 18-36VIN +/-3.3V
RW2-2415D/H3 CONV DC/DC 2W 18-36VIN +/-15VOUT
相关代理商/技术参数
参数描述
ADSP-BF524KBCZ-4AX 制造商:Analog Devices 功能描述:
ADSP-BF524KBCZ-4C2 功能描述:IC DSP CTRLR 400MHZ 289CSPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:Blackfin® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘
ADSP-BF525 制造商:Analog Devices 功能描述:
ADSP-BF525ABCZ-5 功能描述:数字信号处理器和控制器 - DSP, DSC ADSP-BF525 Processor 533Mhz Ethernet USB RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
ADSP-BF525ABCZ-6 功能描述:数字信号处理器和控制器 - DSP, DSC ADSP-BF525 Processor 600Mhz Ethernet USB RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT
发布紧急采购，3分钟左右您将得到回复。

采购需求

(若只采购一条型号，填写一行即可)

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

发布成功！您可以继续发布采购。也可以进入我的后台，查看报价

*型号 *数量 厂商 批号 封装
添加更多采购

我的联系方式

*
*
*