- 您现在的位置：买卖IC网 > PDF目录19395 > ADSP-BF524KBCZ-4 (Analog Devices Inc)IC DSP CTRLR 400MHZ 289CSPBGA PDF资料下载
参数资料
| 型号： | ADSP-BF524KBCZ-4 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 64/88页 |
| 文件大小： | 0K |
| 描述： | IC DSP CTRLR 400MHZ 289CSPBGA |
| 标准包装： | 1 |
| 系列： | Blackfin® |
| 类型： | 定点 |
| 接口： | DMA，I²C，PPI，SPI，SPORT，UART，USB |
| 时钟速率： | 400MHz |
| 非易失内存： | ROM（32 kB） |
| 芯片上RAM： | 132kB |
| 电压 - 输入/输出： | 1.8V，2.5V，3.3V |
| 电压 - 核心： | 1.30V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 289-LFBGA，CSPBGA |
| 供应商设备封装： | 289-CSPBGA（12x12） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页当前第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页
ADSP-BF522/ADSP-BF523/ADSP-BF524/ADSP-BF525/ADSP-BF526/ADSP-BF527
HOSTDP A/C Timing- Host Read Cycle
requirements.
Table 56. Host Read Cycle Timing Requirements
ADSP-BF522/ADSP-BF524/
ADSP-BF526
V DDEXT
ADSP-BF523/ADSP-BF525/
ADSP-BF527
V DDEXT
V DDEXT
1.8V Nominal
2.5 V or 3.3V
Nominal
V DDEXT
1.8V Nominal
2.5 V or 3.3V
Nominal
Parameter
Min Max Min Max
Min Max Min Max
Unit
Timing Requirements
t SADRDL
HOST_ADDR and HOST_CE Setup
4
4
4
4
ns
before HOST_RD falling edge
t HADRDH
HOST_ADDR and HOST_CE Hold
2.5
2.5
2.5
2.5
ns
after HOST_RD rising edge
t RDWL
HOST_RD pulse width low
(ACK mode)
t DRDYRDL +
t RDYPRD +
t DRDYRDL +
t RDYPRD +
t DRDYRDL +
t RDYPRD +
t DRDYRDL +
t RDYPRD +
ns
t DRDHRDY
t DRDHRDY
t DRDHRDY
t DRDHRDY
t RDWL
HOST_RD pulse width low
(INT mode)
1.5 × t SCLK
+ 8.7
1.5 × t SCLK
+ 8.7
1.5 × t SCLK
+ 8.7
1.5 × t SCLK
+ 8.7
ns
t RDWH
HOST_RD pulse width high or time 2 × t SCLK
2 × t SCLK
2 × t SCLK
2 × t SCLK
ns
between HOST_RD rising edge and
HOST_W R falling edge
t DRDHRDY
HOST_RD rising edge delay after
2.0
2.0
0
0
ns
HOST_ACK rising edge (ACK mode)
Switching Characteristics
t SDATRDY
Data valid prior HOST_ACK rising
4.5
3.5
4.5
3.5
ns
edge (ACK mode)
t DRDYRDL
Host_AC K falling edge after
12.5
11.25
11.25
11.25
ns
HOST_CE (ACK mode)
t RDYPRD
HOST_ACK low pulse-width for
NM 1
NM 1
NM 1
NM 1
ns
Read access (ACK mode)
t DDARWH
t ACC
Data disable after HOST_RD
Data valid after HOST_RD falling
11.0
1.5 × t SCLK
9.0
1.5 × t SCLK
9.0
1.5 × t SCLK
9.0 ns
1.5 × t SCLK ns
edge (INT mode)
t HDARWH
Data hold after HOST_RD rising
1.0
1.0
1.0
1.0
ns
edge
1
NM (Not Measured) — This parameter is based on t SCLK . It is not measured because the number of SCLK cycles for which HOST_ACK is low depends on the Host DMA FIFO
status and is system design dependent.
Rev. D
|
Page 64 of 88 | July 2013
相关PDF资料 |
PDF描述 |
|---|---|
| VI-23R-CY-F3 | CONVERTER MOD DC/DC 7.5V 50W |
| RW2-243.3D/H3 | CONV DC/DC 2W 18-36VIN +/-3.3V |
| VI-23P-CY-F3 | CONVERTER MOD DC/DC 13.8V 50W |
| RW2-243.3D/H2/SMD | CONV DC/DC 2W 18-36VIN +/-3.3V |
| RW2-2415D/H3 | CONV DC/DC 2W 18-36VIN +/-15VOUT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-BF524KBCZ-4AX | 制造商:Analog Devices 功能描述: |
| ADSP-BF524KBCZ-4C2 | 功能描述:IC DSP CTRLR 400MHZ 289CSPBGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:Blackfin® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-BF525 | 制造商:Analog Devices 功能描述: |
| ADSP-BF525ABCZ-5 | 功能描述:数字信号处理器和控制器 - DSP, DSC ADSP-BF525 Processor 533Mhz Ethernet USB RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| ADSP-BF525ABCZ-6 | 功能描述:数字信号处理器和控制器 - DSP, DSC ADSP-BF525 Processor 600Mhz Ethernet USB RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。