- 您现在的位置：买卖IC网 > PDF目录19394 > ADSP-BF532SBBC400 (Analog Devices Inc)IC DSP CTLR 16B 400MHZ 160CSPBGA PDF资料下载
参数资料
| 型号： | ADSP-BF532SBBC400 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 18/64页 |
| 文件大小： | 0K |
| 描述： | IC DSP CTLR 16B 400MHZ 160CSPBGA |
| 产品培训模块： | Blackfin® Processor Core Architecture Overview Blackfin® Device Drivers Blackfin® Optimizations for Performance and Power Consumption Blackfin® System Services |
| 标准包装： | 1 |
| 系列： | Blackfin® |
| 类型： | 定点 |
| 接口： | SPI，SSP，UART |
| 时钟速率： | 400MHz |
| 非易失内存： | ROM（1 kB） |
| 芯片上RAM： | 84kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.20V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 160-LFBGA，CSPBGA |
| 供应商设备封装： | 160-CSPBGA（12x12） |
| 包装： | 托盘 |
| 配用： | ADZS-BF533-EZLITE-ND - KIT W/BOARD EVAL FOR ADSP-BF533 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页当前第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页
ADSP-BF531 / ADSP-BF532 / ADSP-BF533
Table 9. Pin Descriptions (Continued)
Driver
Pin Name
Port F: GPIO/Parallel Peripheral
Interface Port/SPI/Timers
Type Function
Type 1
PF0/ SPISS
PF1 /SPISEL1/TACLK
PF2/ SPISEL2
PF3/ SPISEL3/PPI_FS3
PF4/ SPISEL4/PPI15
PF5/ SPISEL5/PPI14
PF6/ SPISEL6/PPI13
PF7/ SPISEL7/PPI12
PF8/ PPI11
PF9/ PPI10
PF10/ PPI9
PF11/ PPI8
PF12/ PPI7
PF13/ PPI6
PF14/ PPI5
PF15/ PPI4
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
GPIO/ SPI Slave Select Input
GPIO/ SPI Slave Select Enable 1/Timer Alternate Clock Input
GPIO/ SPI Slave Select Enable 2
GPIO/ SPI Slave Select Enable 3/PPI Frame Sync 3
GPIO/ SPI Slave Select Enable 4/PPI 15
GPIO/ SPI Slave Select Enable 5/PPI 14
GPIO/ SPI Slave Select Enable 6/PPI 13
GPIO/ SPI Slave Select Enable 7/PPI 12
GPIO/ PPI 11
GPIO/ PPI 10
GPIO/ PPI 9
GPIO/ PPI 8
GPIO/ PPI 7
GPIO/ PPI 6
GPIO/ PPI 5
GPIO/ PPI 4
C
C
C
C
C
C
C
C
C
C
C
C
C
C
C
C
JTAG Port
TCK
I
JTAG Clock
TDO
TDI
TMS
TRST
EMU
O
I
I
I
O
JTAG Serial Data Out
JTAG Serial Data In
JTAG Mode Select
JTAG Reset (This pin should be pulled low if JTAG is not used.)
Emulation Output
C
C
SPI Port
MOSI
I/O
Master Out Slave In
C
MISO
I/O
Master In Slave Out (This pin should be pulled high through a 4.7 k ? resistor if booting via the C
SPI port.)
SCK
I/O
SPI Clock
D
Serial Ports
RSCLK0
RFS0
DR0PRI
DR0SEC
TSCLK0
TFS0
DT0PRI
DT0SEC
RSCLK1
I/O
I/O
I
I
I/O
I/O
O
O
I/O
SPORT0 Receive Serial Clock
SPORT0 Receive Frame Sync
SPORT0 Receive Data Primary
SPORT0 Receive Data Secondary
SPORT0 Transmit Serial Clock
SPORT0 Transmit Frame Sync
SPORT0 Transmit Data Primary
SPORT0 Transmit Data Secondary
SPORT1 Receive Serial Clock
D
C
D
C
C
C
D
Rev. I
|
Page 18 of 64 |
August 2013
相关PDF资料 |
PDF描述 |
|---|---|
| HSC36DRYI-S13 | CONN EDGECARD 72POS .100 EXTEND |
| TAP156M025CRW | CAP TANT 15UF 25V 20% RADIAL |
| ACC36DRTI | CONN EDGECARD 72POS .100 DIP SLD |
| MAX6505UTP060+T | IC TEMP SWITCH DL TRIP SOT23-6 |
| ACB22DHBT | CONN EDGECARD 44POS R/A .050 DIP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-BF532SBBC400X | 制造商:Analog Devices 功能描述: |
| adsp-bf532sbb-c80 | 制造商:Analog Devices 功能描述: |
| adsp-bf532sbbc-c11 | 制造商:Analog Devices 功能描述: |
| adsp-bf532sbbc-dab | 制造商:Analog Devices 功能描述: |
| ADSPBF532SBBCENG | 制造商:Analog Devices 功能描述: |
发布紧急采购，3分钟左右您将得到回复。