- 您现在的位置：买卖IC网 > PDF目录19394 > ADSP-BF532SBBC400 (Analog Devices Inc)IC DSP CTLR 16B 400MHZ 160CSPBGA PDF资料下载
参数资料
| 型号： | ADSP-BF532SBBC400 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 32/64页 |
| 文件大小： | 0K |
| 描述： | IC DSP CTLR 16B 400MHZ 160CSPBGA |
| 产品培训模块： | Blackfin® Processor Core Architecture Overview Blackfin® Device Drivers Blackfin® Optimizations for Performance and Power Consumption Blackfin® System Services |
| 标准包装： | 1 |
| 系列： | Blackfin® |
| 类型： | 定点 |
| 接口： | SPI，SSP，UART |
| 时钟速率： | 400MHz |
| 非易失内存： | ROM（1 kB） |
| 芯片上RAM： | 84kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.20V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 160-LFBGA，CSPBGA |
| 供应商设备封装： | 160-CSPBGA（12x12） |
| 包装： | 托盘 |
| 配用： | ADZS-BF533-EZLITE-ND - KIT W/BOARD EVAL FOR ADSP-BF533 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页当前第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页
ADSP-BF531 / ADSP-BF532 / ADSP-BF533
Parallel Peripheral Interface Timing
peripheral interface operations.
Table 27. Parallel Peripheral Interface Timing
V DDEXT = 1.8 V
LQFP/PBGA Packages
V DDEXT = 1.8 V
CSP_BGA Package
V DDEXT = 2.5 V/3.3 V
All Packages
Parameter
Timing Requirements
Min Max
Min Max Min Max Unit
t PCLKW PPI_CLK Width
8.0
8.0
6.0
ns
t PCLK
t SFSPE
PPI_CLK Period 1
External Frame Sync Setup Before PPI_CLK Edge
20.0
6.0
20.0
6.0
15.0
4.0 2
ns
ns
(Nonsampling Edge for Rx, Sampling Edge for Tx)
ns
t HFSPE
t SDRPE
External Frame Sync Hold After PPI_CLK
Receive Data Setup Before PPI_CLK
1.0 2
3.5
1.0 2
3.5
1.0 2
3.5
ns
ns
t HDRPE Receive Data Hold After PPI_CLK
1.5
1.5
1.5
ns
Switching Characteristics—GP Output and Frame Capture Modes
t DFSPE
Internal Frame Sync Delay After PPI_CLK
11.0
8.0
8.0
ns
t HOFSPE Internal Frame Sync Hold After PPI_CLK
t DDTPE Transmit Data Delay After PPI_CLK
t HDTPE Transmit Data Hold After PPI_CLK
1.7
1.8
11.0
1.7
1.8
9.0
1.7
1.8
9.0
ns
ns
ns
1
2
PPI_CLK frequency cannot exceed f SCLK /2.
PPI_CLK
FRAME SYNC
DRIVEN
DATA
SAMPLED
t HOFSPE
t DFSPE
t PCLKW
t PCLK
PPI_FS1/2
t SDRPE
t HDRPE
PPI_DATA
Figure 17. PPI GP Rx Mode with Internal Frame Sync Timing
PPI_CLK
DATA SAMPLED /
FRAME SYNC SAMPLED
DATA SAMPLED /
FRAME SYNC SAMPLED
t SFSPE
t HFSPE
t PCLKW
t PCLK
PPI_FS1/2
t SDRPE
t HDRPE
PPI_DATA
Figure 18. PPI GP Rx Mode with External Frame Sync Timing (PPI_CONTROL Bit 8 = 1)
Rev. I
|
Page 32 of 64 |
August 2013
相关PDF资料 |
PDF描述 |
|---|---|
| HSC36DRYI-S13 | CONN EDGECARD 72POS .100 EXTEND |
| TAP156M025CRW | CAP TANT 15UF 25V 20% RADIAL |
| ACC36DRTI | CONN EDGECARD 72POS .100 DIP SLD |
| MAX6505UTP060+T | IC TEMP SWITCH DL TRIP SOT23-6 |
| ACB22DHBT | CONN EDGECARD 44POS R/A .050 DIP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-BF532SBBC400X | 制造商:Analog Devices 功能描述: |
| adsp-bf532sbb-c80 | 制造商:Analog Devices 功能描述: |
| adsp-bf532sbbc-c11 | 制造商:Analog Devices 功能描述: |
| adsp-bf532sbbc-dab | 制造商:Analog Devices 功能描述: |
| ADSPBF532SBBCENG | 制造商:Analog Devices 功能描述: |
发布紧急采购，3分钟左右您将得到回复。