- 您现在的位置：买卖IC网 > PDF目录295065 > AM79C965KCW (ADVANCED MICRO DEVICES INC) 3 CHANNEL(S), LOCAL AREA NETWORK CONTROLLER, PQFP16 PDF资料下载
参数资料
| 型号： | AM79C965KCW |
| 厂商： | ADVANCED MICRO DEVICES INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 3 CHANNEL(S), LOCAL AREA NETWORK CONTROLLER, PQFP16 |
| 封装： | PLASTIC, QFP-160 |
| 文件页数： | 18/220页 |
| 文件大小： | 1197K |
| 代理商： | AM79C965KCW |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页当前第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页
AMD
P R E L I M I N A R Y
114
Am79C965
EEPROM-Programmable Registers
The following registers contain configuration informa-
tion that will be programmed automatically during the
EEPROM read operation:
1) I/O offsets 0h–Fh
Address PROM locations
2) BCR2
Miscellaneous
Configuration register
3) BCR16
I/O Base Address Lower
4) BCR17
I/O Base Address Upper
5) BCR18
Burst Size and Bus
Control Register
6) BCR21
Interrupt Control Register
If the PREAD bit (BCR19) is reset to ZERO
and the
PVALID bit (BCR19) is reset to ZERO, then the
EEPROM read has experienced a failure and the con-
tents of the EEPROM programmable register will be set
to default H_RESET values. At this point, the PCnet-32
controller will enter Software Relocatable Mode.
Note that accesses to the Address PROM I/O locations
do not directly access the Address EEPROM itself. In-
stead, these accesses are routed to a set of “shadow”
registers on board the PCnet-32 controller that are
loaded with a copy of the EEPROM contents during the
automatic read operation that immediately follows the
H_RESET operation.
EEPROM MAP
The automatic EEPROM read operation will access 18
words (i.e. 36 bytes) of the EEPROM. The format of the
EEPROM contents is shown in Table 39, beginning with
the byte that resides at the lowest EEPROM address.
Table 39. EEPROM Content
EEPROM
Word
Byte
MSB
Byte
LSB
Addr
(Most Significant Byte)
Addr
(Lease Significant Byte)
0
1
2nd byte of the ISO 8802-3
0
First byte of the ISO 8802-3
(Lowest
(IEEE/ANSI 802.3) station physical
Address)
address for this node
address for this node, where first byte
refers to the first byte to appear on the
802.3 medium
1
3
4th byte of the node address
2
3rd byte of the node address
2
5
6th byte of the node address
4
5th byte of the node address
3
7
Reserved location:
must be 00h
6
Reserved location:
must be 00h
4
9
Hardware ID: must be 10h if
8
Driver IRQ: Must be programmed to the
compatibility to AMD drivers is desired
system IRQ channel number being used
if AMD drivers are used.
5
B
User programmable space
A
User programmable space
6
D
MSB of two-byte checksum, which is the
C
LSB of two-byte checksum, which is
sum of bytes 0-B and bytes E and F
the sum of bytes 0-B and bytes E and F
7
F
Must be ASCII “W” (57h) if compatibility
E
Must be ASCII “W” (57h) if compatibility
to AMD driver software is desired
8
11
BCR16[15:8] (I/O Base Address Lower)
10
BCR16[7:0] (I/O Base Address Lower)
9
13
BCR17[15:8] (I/O Base Address Upper)
12
BCR17[7:0] (I/O Base Address Upper)
A
15
BCR18[15:8] (Burst Size and Bus Control)
14
BCR18[7:0] (Burst Size and
Bus Control)
B
17
BCR2[15:8] (Miscellaneous configuration)
16
BCR2[7:0] (Miscellaneous configuration)
C
19
BCR21[15:8] (Interrupt Control)
18
BCR21[7:0] (Interrupt Control)
D
1B
Reserved location:
must be 00h
1A
Reserved location:
must be 00h
E
1D
Reserved location:
must be 00h
1C
Reserved location:
must be 00h
F
1F
checksum
adjust byte for the first
1E
Reserved location:
must be 00h
36 bytes of the EEPROM contents;
checksum of the first 36 bytes of the
EEPROM should total to FFh
10
21
Reserved location:
must be 00h
20
Reserved location:
must be 00h
11
23
User programmable byte locations
22
User programmable byte locations
EEPROM Contents
相关PDF资料 |
PDF描述 |
|---|---|
| AM80A-024L-120F18 | 1-OUTPUT 240 W DC-DC REG PWR SUPPLY MODULE |
| AJ80A-024L-033F50 | 1-OUTPUT 240 W DC-DC REG PWR SUPPLY MODULE |
| AM93LC66S | 4096-bits Serial Electrically Erasable PROM |
| AM93LC66SA | 4096-bits Serial Electrically Erasable PROM |
| AM93LC66VN | 4096-bits Serial Electrically Erasable PROM |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AM79C970 | 制造商:AMD 制造商全称:Advanced Micro Devices 功能描述:PCnetTM-PCI Single-Chip Ethernet Controller for PCI Local Bus |
| AM79C970A | 制造商:AMD 制造商全称:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
| AM79C970AKC | 制造商:AMD 制造商全称:Advanced Micro Devices 功能描述:PCnet-PCI II Single-Chip Full-Duplex Ethernet Controller for PCI Local Bus Product |
| AM79C970AKC\\W | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Advanced Micro Devices 功能描述: |
发布紧急采购，3分钟左右您将得到回复。