参数资料
型号: AT83SND1CXXX-ROTUL
厂商: ATMEL CORP
元件分类: 微控制器/微处理器
英文描述: Single-Chip Flash Microcontroller with MP3 Decoder and Human Interface
中文描述: 8-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP80
封装: GREEN, TQFP-80
文件页数: 116/212页
文件大小: 1684K
代理商: AT83SND1CXXX-ROTUL
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页当前第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页
116
4109J–8051–10/06
AT8xC51SND1C
Figure 15-13.
Command Transmission Flow
15.5.2
Command Receiver
The end of the response reception is signalled to you by the EORI flag in MMINT register. This
flag may generate an MMC interrupt request as detailed in Section "Interrupt", page 122. When
this flag is set, 2 other flags in MMSTA register: RESPFS and CRC7S give a status on the
response received. RESPFS indicates if the response format is correct or not: the size is the one
expected (48 bits or 136 bits) and a valid End bit has been received, and CRC7S indicates if the
CRC7 computation is correct or not. These Flags are cleared when a command is sent to the
card and updated when the response has been received.
User may abort response reading by setting and clearing the CRPTR bit in MMCON0 register
which resets the read pointer to the receive FIFO.
According to the MMC specification delay between a command and a response (formally N
CR
parameter) can not exceed 64 MMC clock periods. To avoid any locking of the MMC controller
when card does not send its response (e.g. physically removed from the bus), user must launch
a time-out period to exit from such situation. In case of time-out user may reset the command
controller and its internal state machine by setting and clearing the CCR bit in MMCON2
register.
This time-out may be disarmed when receiving the response.
15.6
Data Line Controller
The data line controller is based on a 16-Byte FIFO used both by the data transmitter channel
and by the data receiver channel.
Command
Transmission
Load Command in
Buffer
MMCMD = index
MMCMD = argument
Configure Response
RESPEN = X
RFMT = X
CRCDIS = X
Transmit Command
CMDEN = 1
CMDEN = 0
相关PDF资料
PDF描述
AT83SND2CDVX Single-Chip MP3 Decoder with Full Audio Interface
AT83SND2CMP3 Single-Chip MP3 Decoder with Full Audio Interface
AT83SND2CMP3_0605 Single-Chip MP3 Decoder with Full Audio Interface
AT84AD001B Dual 8-bit 1 Gsps ADC
AT84AD001BCTD Dual 8-bit 1 Gsps ADC
相关代理商/技术参数
参数描述
AT83SND2C 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Flash Microcontroller with MP3 Decoder with Full Audio Interface
AT83SND2C_05 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Flash Microcontroller with MP3 Decoder with Full Audio Interface
AT83SND2C_06 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Flash Microcontroller with MP3 Decoder with Full Audio Interface
AT83SND2C-7FRIL 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Flash Microcontroller with MP3 Decoder with Full Audio Interface
AT83SND2C-7FRUL 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Flash Microcontroller with MP3 Decoder with Full Audio Interface