- 您现在的位置：买卖IC网 > PDF目录381497 > AT83SND1CXXX-ROTUL (ATMEL CORP) Single-Chip Flash Microcontroller with MP3 Decoder and Human Interface PDF资料下载
参数资料
| 型号： | AT83SND1CXXX-ROTUL |
| 厂商： | ATMEL CORP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | Single-Chip Flash Microcontroller with MP3 Decoder and Human Interface |
| 中文描述： | 8-BIT, MROM, 40 MHz, MICROCONTROLLER, PQFP80 |
| 封装： | GREEN, TQFP-80 |
| 文件页数： | 118/212页 |
| 文件大小： | 1684K |
| 代理商： | AT83SND1CXXX-ROTUL |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页当前第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页
118
4109J–8051–10/06
AT8xC51SND1C
Figure 15-15.
Data Controller Configuration Flows
15.6.3
Data Transmitter
15.6.3.1
Configuration
For transmitting data to the card user must first configure the data controller in transmission
mode by setting the DATDIR bit in MMCON1 register.
Figure 15-16 summarizes the data stream transmission flows in both polling and interrupt modes
while Figure 15-17 summarizes the data block transmission flows in both polling and interrupt
modes, these flows assume that block length is greater than 16 data.
15.6.3.2
Data Loading
Data is loaded in the FIFO by writing to MMDAT register. Number of data loaded may vary from
1 to 16 Bytes. Then if necessary (more than 16 Bytes to send) user must wait that one FIFO
becomes empty (F1EI or F2EI set) before loading 8 new data.
15.6.3.3
Data Transmission
Transmission is enabled by setting and clearing DATEN bit in MMCON1 register.
Data is transmitted immediately if the response has already been received, or is delayed after
the response reception if its status is correct. In both cases transmission is delayed if a card
sends a busy state on the data line until the end of this busy condition.
According to the MMC specification, the data transfer from the host to the card may not start
sooner than 2 MMC clock periods after the card response was received (formally N
WR
parame-
ter). To address all card types, this delay can be programmed using DATD1:0 bits in MMCON2
register from 3 MMC clock periods when DATD1:0 bits are cleared to 9 MMC clock periods
when DATD1:0 bits are set, by step of 2 MMC clock periods.
15.6.3.4
End of Transmission
The end of a data frame (block or stream) transmission is signalled to you by the EOFI flag in
MMINT register. This flag may generate an MMC interrupt request as detailed in Section "Inter-
rupt", page 122.
In data stream mode, EOFI flag is set, after reception of the End bit. This assumes user has pre-
viously sent the STOP command to the card, which is the only way to stop stream transfer.
In data block mode, EOFI flag is set, after reception of the CRC status token (see Figure 15-7).
2 other flags in MMSTA register: DATFS and CRC16S report a status on the frame sent. DATFS
indicates if the CRC status token format is correct or not, and CRC16S indicates if the card has
found the CRC16 of the block correct or not.
15.6.3.5
Busy Status
As shown in Figure 15-7 the card uses a busy token during a block write operation. This busy
status is reported to you by the CBUSY flag in MMSTA register and by the MCBI flag in MMINT
Data Single Block
Configuration
Data Stream
Configuration
Configure Format
DFMT = 0
Data Multi-Block
Configuration
Configure Format
DFMT = 1
MBLOCK = 1
BLEN3:0 = XXXXb
Configure Format
DFMT = 1
MBLOCK = 0
BLEN3:0 = XXXXb
相关PDF资料 |
PDF描述 |
|---|---|
| AT83SND2CDVX | Single-Chip MP3 Decoder with Full Audio Interface |
| AT83SND2CMP3 | Single-Chip MP3 Decoder with Full Audio Interface |
| AT83SND2CMP3_0605 | Single-Chip MP3 Decoder with Full Audio Interface |
| AT84AD001B | Dual 8-bit 1 Gsps ADC |
| AT84AD001BCTD | Dual 8-bit 1 Gsps ADC |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AT83SND2C | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Flash Microcontroller with MP3 Decoder with Full Audio Interface |
| AT83SND2C_05 | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Flash Microcontroller with MP3 Decoder with Full Audio Interface |
| AT83SND2C_06 | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Flash Microcontroller with MP3 Decoder with Full Audio Interface |
| AT83SND2C-7FRIL | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Flash Microcontroller with MP3 Decoder with Full Audio Interface |
| AT83SND2C-7FRUL | 制造商:ATMEL 制造商全称:ATMEL Corporation 功能描述:Single-Chip Flash Microcontroller with MP3 Decoder with Full Audio Interface |
发布紧急采购，3分钟左右您将得到回复。