参数资料
型号: DSP56311EVM
厂商: Freescale Semiconductor
文件页数: 324/360页
文件大小: 0K
描述: KIT EVALUATION FOR DSP56311
标准包装: 1
类型: DSP
适用于相关产品: DSP56311
所含物品: 模块板、安装指南、电源、缆线、软件等
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页当前第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页
Programming Reference
Application:
DMA Channel Enable, Bit 23
0 = Disables channel operation
1 = Enables channel operation
DMA Interrupt Enable, Bit 22
0 = Disables DMA Interrupt
1 = Enables DMA interrupt
DMA Transfer Mode, Bits 21–19
Date:
Programmer:
Three-Dimensional Mode, Bit 10
0 = Three-Dimensional mode disabled
1 = Three-Dimensional mode enabled
DMA Address Mode, Bits 9–4
Sheet 1 of 1
DMA
DTM[2:0]
000
Triggered By
request
DE Cleared
yes
Transfer Mode
block transfer
Non-Three-Dimensional Addressing Modes (D3D=0)
DAM[2–0] = source DAM[5–3] = Destination
001
010
011
100
101
110
111
request
request
DE
request
request
reserved
reserved
yes
yes
yes
no
no
word transfer
line transfer
block transfer
block transfer
word transfer
DAM[5:3]
DAM[2:0]
000
001
010
011
100
Addressing Mode
2D
2D
2D
2D
No update
B
B
B
B
A
Counter
Mode
Offset Register
Selection
DOR0
DOR1
DOR2
DOR3
None
DMA Channel Priority, Bits 18–17
DPR[1:0]
Channel Priority
101
110
111
Postincrement-by-1
reserved
reserved
A
None
00
Priority level 0 (lowest)
Three-Dimensional Addressing Modes (D3D=1)
01
10
11
Priority level 1
Priority level 2
Priority level 3 (highest)
DAM[5:3]
000
001
010
2D
2D
2D
Addressing Mode
Offset Selection
DOR0
DOR1
DOR2
DMA Continuous Mode Enable, Bit 16
0 = Disables continuous mode
1 = Enables continuous mode
011
100
101
110
111
2D
No update
Postincrement-by-1
3D
3D
DOR3
None
None
DOR0: DOR1
DOR2: DOR3
DMA Request Source, Bits 15–11
DRS[4:0]
Requesting Device
DMA Destination Space, Bits 3–2
00000–00011
00100–01001
01010–01011
01100–01101
01110–01111
10000–10010
External (IRQA, IRQB, IRQC, IRQD)
Transfer done from channel 0,1,2,3,4,5
ESSI0 Receive, Transmit Data
ESSI1 Receive, Transmit Data
SCI Receive, Transmit Data
Timer0, Timer1, Timer2
DSS[1:0]
00
01
10
11
DMA Destination Memory
X Memory Space
Y Memory Space
P Memory Space
Reserved
10011
Host Receive Data Full
DMA Source Space, Bits 1–0
10100
10101 - 11111
Host Transmit Data Empty
Reserved
DSS[1:0]
00
01
10
11
DMA Source Memory
X Memory Space
Y Memory Space
P Memory Space
Reserved
23 22 21 20 19 18 17 16 15 14 13 12 11 10 9
8
7
6
5
4
3
2
1
0
DE
DIE
DTM[2–0]
DPR[1–0] DCON
DRS[4–0]
D3D
DAM[5–0]
DDS[1–0]
DSS[1–0]
DMA Control Registers (DCR5–DCR0)
Reset = $000000
X:$FFFFD8, X:$FFFFDC, X:$FFFFE0,
X:$FFFFE4, X:$FFFFE8, X:$FFFFEC Read/Write
Figure B-9. DMA Control Registers 5–0 (DCR[5–0])
DSP56311 User’s Manual, Rev. 2
B-20
Freescale Semiconductor
相关PDF资料
PDF描述
DSPAUDIOEVMMB1E BOARD MOTHER DSP563XX
DSPIC30F2010 DEVELOPMENT KIT KIT DEV EMBEDDED C
DSTRM-KT-0181A DSTREAM DEBUG AND TRACE UNIT
DSUT1CSU SURGE SUPPR NETWORK W/GROUND
DTEL2 SURGE SUPPRESSOR PHONE RJ11/RJ45
相关代理商/技术参数
参数描述
DSP56311EVMIG_D 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56311EVMIG DSP56311EVM Sample Code
DSP56311EVMUM 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56311 Evaluation Module Hardware Reference Manual
DSP56311FACT 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56311 Higher performance programmable DSP for demanding voice and data applications
DSP56311UM 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56311 24-Bit Digital Signal Processor Users Manual
DSP56311UMAD 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56311 Users Manual Addendum