参数资料
型号: DSP56311EVM
厂商: Freescale Semiconductor
文件页数: 33/360页
文件大小: 0K
描述: KIT EVALUATION FOR DSP56311
标准包装: 1
类型: DSP
适用于相关产品: DSP56311
所含物品: 模块板、安装指南、电源、缆线、软件等
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页当前第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页
External Memory Expansion Port (Port A)
Table 2-8. External Bus Control Signals (Continued)
Signal
Name
BR
Type
Output
State During Reset,
Stop, or Wait
Reset: Output
(deasserted)
Signal Description
Bus Request —Asserted when the DSP requests bus mastership. BR is
deasserted when the DSP no longer needs the bus. BR is asserted or
deasserted independently of whether the DSP56311 is a bus master or a
State during Stop/Wait
depends on BCR[BRH]
bit setting:
? BRH = 0: Output,
deasserted
bus slave. Bus “parking” allows BR to be deasserted even though the
DSP56311 is the bus master. (See the description of bus “parking” in the BB
signal description.) The Bus Request Hold (BRH) bit in the BCR allows BR
to be asserted under software control even though the DSP does not need
the bus. BR is typically sent to an external bus arbitrator that controls t he
? BRH = 1: Maintains last priority, parking, and tenure of each master on the same external bus. BR is
state (that is, if asserted,
remains asserted)
affected only by DSP requests for the external bus, never for the internal
bus. During hardware reset, BR is deasserted and the arbitration is reset to
the bus slave state.
BG
Input
Ignored Input
Bus Grant —Asserted by an external bus arbitration circuit when the
DSP56311 becomes the next bus master. When BG is asserted, the
DSP56311 must wait until BB is deasserted before taking bus mastership.
When BG is deasserted, bus mastership is typically given up at the end of
the current bus cycle. This may occur in the middle of an instruction that
requires more than one external bus cycle for execution.
The default operation of this bit requires a setup and hold time as specified
in DSP56311 Technical Data (the data sheet). An alternate mode can be
invoked: set the asynchronous bus arbitration enable (ABE) bit (Bit 13) in
the OMR. When this bit is set, BG and BB are synchronized internally. This
eliminates the respective setup and hold time requirements but adds a
required delay between the deassertion of an initial BG input and the
assertion of a subsequent BG input.
BB
Input/
Output
Ignored Input
Bus Busy —Indicates that the bus is active. Only after BB is deasserted can
the pending bus master become the bus master (and then assert the signal
again). The bus master can keep BB asserted after ceasing bus activity
regardless of whether BR is asserted or deasserted. Called “bus parking,”
this allows the current bus master to reuse the bus without rearbitration until
another device requires the bus. BB is deasserted by an “active pull-up”
method (that is, BB is driven high and then released and held high by an
external pull-up resistor).
The default operation of this bit requires a setup and hold time as specified
in the DSP56311 Technical Data sheet. An alternate mode can be invoked:
set the ABE bit (Bit 13) in the OMR. When this bit is set, BG and BB are
synchronized internally. See BG for additional information.
BB requires an external pull-up resistor.
CAS
Output
Tri-stated
Column Address Strobe —When the DSP is the bus master, CAS is an
active-low output used by DRAM to strobe the column address. Otherwise,
if the Bus Mastership Enable (BME) bit in the DRAM control register is
cleared, the signal is tri-stated.
Note:
DRAM access is not supported above 100 MHz.
DSP56311 User’s Manual, Rev. 2
Freescale Semiconductor
2-7
相关PDF资料
PDF描述
DSPAUDIOEVMMB1E BOARD MOTHER DSP563XX
DSPIC30F2010 DEVELOPMENT KIT KIT DEV EMBEDDED C
DSTRM-KT-0181A DSTREAM DEBUG AND TRACE UNIT
DSUT1CSU SURGE SUPPR NETWORK W/GROUND
DTEL2 SURGE SUPPRESSOR PHONE RJ11/RJ45
相关代理商/技术参数
参数描述
DSP56311EVMIG_D 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56311EVMIG DSP56311EVM Sample Code
DSP56311EVMUM 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56311 Evaluation Module Hardware Reference Manual
DSP56311FACT 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56311 Higher performance programmable DSP for demanding voice and data applications
DSP56311UM 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56311 24-Bit Digital Signal Processor Users Manual
DSP56311UMAD 制造商:未知厂家 制造商全称:未知厂家 功能描述:DSP56311 Users Manual Addendum